您好，作为一名资深的专利代理师，我针对您提供的权利要求1、目标专利说明书以及三份对比文件进行了深入的法律和技术分析。

一、 目标专利权利要求分析

权利要求1的核心在于解决RFFE总线中从动设备发起中断时的功耗与等待时间平衡问题。其技术手段是利用总线空闲时的特定电平切换来发信号。

• 技术特征A：总线空闲时，时钟线保持逻辑低。

• 技术特征B：从动设备在空闲时将时钟线拉高，主控设备通过检测电路捕捉此变化。

• 技术特征C：检测到拉高后，主控设备发起中断询问（轮询）。

二、 对比文件技术特征比对表

通过对对比文件原文的详细检索与核对，比对情况如下：

三、 创造性分析与最接近对比文件选择

1. 最接近对比文件分析

在本案中，D2 (US2014229644A1) 和 D3 (US2014337553A1) 最适合作为创造性分析的起点：

• 选定D2的理由：D2针对的是“统一传感器互连”，其技术领域与目标专利的“射频前端(RFFE)”高度近似（RFFE中也包含大量传感器）。D2详细描述了利用现有总线资源（in-band）实现中断，且解决了通过特定电平监测（SDA/SCL Hi_Lo）唤醒设备并处理中断的技术问题。

• 选定D3的理由：D3精确地描述了在两线总线（I2C类）上，不增加引脚而实现中断的交互过程，特别是Master与Slave之间关于“拉低/释放”总线的握手逻辑，与目标专利的技术方案构思几乎一致。

2. 技术问题与效果分析

目标专利通过“时钟线”作为中断信号载体，解决了RFFE总线在周期性轮询间隙产生的高延迟和空闲轮询产生的功耗。

• D2/D3公开了：利用数据线/时钟线电平变化替代硬件中断引脚，其技术效果同样是节省引脚（GPIO）和降低系统功耗。

四、 无效请求建议与最薄弱特征指出

1. 尚未被完美公开的微弱区别

经过比对，目标专利与对比文件唯一的细微区别点（即所谓的“新颖性/创造性护城河”）在于：

• 特定载体的限定：目标专利限定在RFFE总线环境下，且特定使用时钟线（Clock Line）从低到高的跳变作为触发信号。

• D3虽然公开了逻辑过程，但其首选动作通常是拉低SDA（数据线）。

• D1是单线总线，不区分时钟/数据线。

2. 最薄弱的技术特征

特征B（由从动设备拉高时钟线） 是最容易被攻破的特征。

• 无效理由：在通信领域，利用总线信号线的电平反转（从Idle态切换到Active态）来触发唤醒或中断是本领域的公知常识。虽然D3中使用了SDA，但对于本领域技术人员来说，根据总线协议的具体定义（如MIPI RFFE协议规定空闲为低），将触发信号从数据线迁移至时钟线仅是简单的设计选择，不具有突出的实质性特点。

总结

若发起无效请求，建议以 D2或D3作为主选对比文件，结合 RFFE行业标准规范（证明RFFE总线空闲电平为低是公知常识），论证将中断信号设置在时钟线上属于显而易见的改进。目标专利的权利要求1因被D2/D3实质公开了中断处理逻辑，其创造性极低。

根据您的要求，作为专利代理师，我为您起草这份针对目标专利 CN109479021B（以下简称“本专利”）权利要求1的专利权无效宣告请求书。

专利权无效宣告请求书（草案）

申请号： 201780045464.X

专利号： ZL201780045464.X

专利权人： 高通股份有限公司

无效请求人： [您的姓名/单位名称]

一、 无效宣告请求范围及理由

请求宣告本专利权利要求1无效。

法律依据： 《专利法》第22条第3款（创造性）。

二、 对比文件说明

1. 附件1 (D1)： WO2003096036A1，公开日2003年11月20日。

2. 附件2 (D2)： US20140229644A1，公开日2014年08月14日。

3. 附件3 (D3)： US20140337553A1，公开日2014年11月13日。

三、 技术特征比对表（权利要求1）

四、 详细论述

1. 附件2 (D2) 的实质公开性论述

D2公开了一种“统一传感器互连”，其应用场景涵盖了移动终端中的各种传感器和射频组件（见D2图2及[0055]-[0058]）。

• 关于特征B及C： D2在段落 [0094] 中明确记载：“initiate exit from sleep using low-power sense circuit to monitor SDA Hi_Lo, followed by SCL Hi_Lo transition... Recipient Device stores the incoming Interrupt/Address/Data packets”。

• 论述： 目标专利主张在RFFE空闲时检测时钟线的逻辑跳变，而D2已经公开了在互连总线上通过监测SCL（时钟线）的电平跳变（Hi_Lo转换）来识别中断并唤醒系统。虽然D2基于I2C（空闲通常为高），但其利用总线信号线（非专用引脚）传递中断信号的架构与本专利完全一致。

2. 附件3 (D3) 的补强及结合启示论述

D3针对I2C总线提出了“总线内中断信令（Bus-line interrupt signaling）”。

• 引用准确性： D3段落 [0024] 记载：“a technique for signaling an interrupt... involves a slave I2C device pulling the SDA line low to signal an interrupt and the master I2C device pulling the SCL line low in response”。

• 结合启示： 权利要求1与D3的区别仅在于：(1) 应用于RFFE总线；(2) 信号方向为“拉高”而非“拉低”。

• 论述补强： 1. 应用领域： RFFE协议是MIPI联盟定义的射频控制标准，本质上是一种两线同步串行总线。对于本领域技术人员而言，将I2C（D3）中成熟的总线中断技术迁移至RFFE总线属于惯用手段。

  2. 电平极性： RFFE协议在物理层规定空闲态为低电平（0V），这属于公知常识。在空闲态为低的背景下，若要产生跳变，必然是“拉高”。D3中是因为I2C空闲态为高，故动作为“拉低”。这种根据总线基础电平特性调整信号跳变方向的操作，是没有任何创造性的设计选择。

  3. 中断询问： D3段落 [0030] 明确提到了“IRA message (Interrupt Response Alert)”，这直接对应了本专利的“中断询问”。

3. 附件1 (D1) 对“空闲态定义”的补强

D1在段落 [p0025] 中指出：“The bus could be defined as 'low' in a quiescent state with drivers that pull it 'high' instead.”

这直接证明了：在总线通信领域，将总线静默态（空闲态）定义为低电平，并由驱动器将其拉高以触发信号，是本领域技术人员在2003年就已经获知的公知技术方案。

五、 结论

综上所述，本专利权利要求1所要求保护的技术方案，其各组成特征已被附件2和附件3披露。虽然本专利限定在RFFE总线且信号极性与附件3相反，但鉴于附件1已给出了空闲态定义为低电平的明确引导，且附件2已展示了在传感器控制总线中利用时钟线跳变触发中断的逻辑。

因此，权利要求1相对于附件2、附件3并结合附件1及本领域公知常识而言，不具备《专利法》第22条第3款规定的创造性，请求宣告其无效。

此致

国家知识产权局

请求人： [盖章/签字]

日期： 2026年4月19日

代理师意见： 该无效思路的核心在于打破“RFFE总线”这一名词带来的行业隔阂，通过D2、D3确立两线总线内中断（In-band Interrupt）的普遍技术逻辑，再利用D1证明低电平空闲态的公知性。

作为经验丰富的专利代理师，我将为您分析目标专利（CN109479021B）与您提供的对比文件（D1-D10）之间的关联性，并重点探讨“RFFE总线空闲电平为低”是否属于公知常识。

1. 目标权利要求特征分解

目标专利权利要求1涉及一种在RFFE总线上检测从动设备中断的方法。其核心技术特征可分解如下：

• 特征A：当RFFE总线空闲时，将RFFE总线内的时钟线保持在逻辑低。

• 特征B：在空闲时，通过主控设备的检测电路检测时钟线何时被从动设备拉到逻辑高。

• 特征C：检测到逻辑高时，发起中断询问。

2. 特征比对分析表

基于您提供的对比文件原文，针对权利要求1的特征进行比对：

3. 关于“RFFE总线空闲电平为低”是否为公知常识的法律分析

3.1 行业标准作为公知常识的证据

在专利审查实践中，国际标准或行业通行规范通常被视为公知常识。

• 证据来源：目标专利说明书【0005】及【0024】明确提到：“‘用于RF前端控制接口(RFFE)的MIPI联盟规范’被开发……根据RFFE协议，当线路204和206空闲时，数据线204和时钟线206保持在逻辑低。”

• 法律结论：由于RFFE总线是由MIPI联盟（MIPI Alliance）定义的特定工业标准，其物理层协议（PHY）明确规定了其信号逻辑。在2016年（优先权日）之前，MIPI RFFE v1.1或v2.0规范已是移动通信领域的通用标准。该标准中定义的空闲状态逻辑（Idle state = SCLK Low / SDATA Low）在相关技术领域属于公知常识。

3.2 对比文件中的侧面证明

虽然您提供的对比文件多涉及I2C（空闲通常为高），但以下文件可作为逻辑支持：

• D3 (US7089338B)：在背景技术中承认了传统的I2C中断需要额外引脚（INT Pin）。这反向证明了在“不增加额外引脚的情况下利用现有总线线缆实现中断”是本领域亟需解决的技术问题。

• D10 (US8036614B)：涉及DLL相位重置。虽然不直接讨论总线电平，但在RF接收机领域，为了节能，在空闲时关闭时钟并保持低电平是常见的低功耗设计选择。

4. 代理师结论与建议

1. 创造性辩点：尽管RFFE总线空闲为低是协议定义的公知常识（特征A），但特征B具有较高的专利权重。传统的I2C或其他两线总线通常在空闲时利用数据线（SDA）产生起始位或中断（如D3）。目标专利创新性地利用了**时钟线（SCLK）的电平翻转（从低拉高）**作为中断触发信号。

2. 现有技术缺陷：对比文件D3-D6主要基于I2C协议，其空闲时SCLK为高，因此不可能实现“将SCLK拉高”的操作。这是将本申请与D3等I2C背景文件区分开的关键点。

3. 后续行动：在针对该专利的无效请求或侵权分析中，应重点检索是否有早于2016年的MIPI规范或技术论文公开了“利用SCLK线电平变化触发中断”的机制。仅证明“空闲为低”不足以破坏其创造性。

你好！作为一名经验丰富的专利代理师，我已针对您的需求，紧密结合**目标专利说明书（CN109479021B）与提供的七份对比文件（D1-D7）**进行了深入的技术比对和公知常识分析。

以下是详细的法律与技术分析报告：

一、 权利要求技术特征分解与说明书解释

针对权利要求1，结合目标专利说明书的具体描述，其核心发明点在于利用RFFE总线的空闲状态特性来实现从动设备发起的中断。

1. 技术特征分解

• 特征A（前提/动作）： 当RFFE总线空闲时，将RFFE总线内的时钟线保持在逻辑低。

  • 说明书解释： 对应说明书第[0024]段。明确指出“根据RFFE协议，当线路204和206空闲时，数据线204和时钟线206保持在逻辑低”。这确立了总线空闲时的初始电平状态。

• 特征B（检测触发）： 当RFFE总线处于空闲时，用主控设备处的检测电路来检测时钟线何时被从动设备拉到逻辑高。

  • 说明书解释： 对应说明书第[0024]、[0025]段。从动设备通过“拉高”动作打破空闲状态的低电平，以此作为中断信号。

• 特征C（后续响应）： 当检测到时钟线上的逻辑高时，从主控设备发起中断询问。

  • 说明书解释： 对应说明书第[0025]-[0027]段。主控设备检测到高电平后，不再等待周期性轮询，而是立即发起“询问”（Query/Polling），以降低延迟。

二、 针对“RFFE总线空闲电平为低”是否为公知常识的认定

结论：是的。提供的对比文件中已有明确证据证明“RFFE总线在空闲时，时钟线和数据线保持为逻辑低”属于该领域的公知常识（即MIPI RFFE标准协议的固有属性）。

详细证据出处：

1. 对比文件D5 (US20140325103A1)：

   • 原文出处： [0016] "At the beginning of a data transmission, data signal SDATA is pulsed high and then low, while clock signal SCLK is low before clock signal SCLK begins toggling."

   • 认定： D5明确描述了RFFE总线在数据传输开始前（即空闲状态）时钟线处于低电平。

2. 对比文件D7 (US20150261708A1)：

   • 原文出处： [0004] "...The MIPI RFFE control interface bus contains its own power supply voltage, and data is transmitted via a CLK line and a DATA line... A relatively high clock frequency of 26 MHz is used..."

   • 结合： 虽然D7主要讨论连接性，但其背景技术确立了其遵循的“MIPI Alliance Specification for RF Front-End Control Interface”。

3. 目标专利说明书本身的承认：

   • 原文出处： [0024] "根据RFFE协议，当线路204和206空闲时，数据线204和时钟线206保持在逻辑低。"

   • 代理师观点： 申请人在说明书中直接指明这是“根据协议”的状态，进一步佐证了其技术背景属于标准化的公知常识。

三、 技术特征比对表（权利要求1 vs. 对比文件）

为了评估创造性，我们将权利要求1的特征与最具相关性的对比文件进行比对。

四、 专利代理师综合分析意见

1. 关于公知常识认定： 通过D5以及目标专利说明书[0024]的自认，可以确信特征A（空闲电平为低）属于RFFE标准的公知技术。在无效宣告程序中，无需对此特征的创造性贡献做过多防御，应将焦点集中在特征B和特征C。

2. 关于创造性（新颖性）评估：

   • D1 (Biosensor)： 属于生物传感器领域，与RFFE通信协议无关，不构成实质性障碍。

   • D2 (Medium Access Control)： 涉及无线网络的探测和拉取机制（Probe and Pull），虽然有类似的“探测”逻辑，但其物理层是无线信号而非RFFE总线硬件连线。

   • D4 (Clock Extraction)： 涉及从串行总线提取时钟，但主要用于校准和转换，未公开“从设备拉高时钟线触发中断询问”的机制。

   • 核心突破口： 目标专利的“ moat（护城河）”在于打破了RFFE总线传统的单主控控制逻辑（传统上时钟线SCLK仅由主控驱动）。目标专利允许从动设备在特定（空闲）时刻反向驱动时钟线。如果对比文件中没有任何一篇提及“从动设备在空闲时拉高RFFE时钟线”这一动作，则该权利要求具有极高的稳定性。

后续行动建议：

请确认对比文件原文中是否有提及“时钟线双向驱动”或“从设备通过物理线缆电平变化通知主设备”的描述。若无，本专利权利要求1在创造性上具有显著优势。

注：分析基于您提供的文档片段。若需针对特定对比文件（如D2）的PP-MAC机制进行更深度的物理层比对，请告知。

你好！作为一名经验丰富的专利代理师，我已针对您的需求，紧密结合**目标专利说明书（CN109479021B）与提供的七份对比文件（D1-D7）**进行了深入的技术比对和公知常识分析。

以下是详细的法律与技术分析报告：

一、 权利要求技术特征分解与说明书解释

针对权利要求1，结合目标专利说明书的具体描述，其核心发明点在于利用RFFE总线的空闲状态特性来实现从动设备发起的中断。

1. 技术特征分解

• 特征A（前提/动作）： 当RFFE总线空闲时，将RFFE总线内的时钟线保持在逻辑低。

  • 说明书解释： 对应说明书第[0024]段。明确指出“根据RFFE协议，当线路204和206空闲时，数据线204和时钟线206保持在逻辑低”。这确立了总线空闲时的初始电平状态。

• 特征B（检测触发）： 当RFFE总线处于空闲时，用主控设备处的检测电路来检测时钟线何时被从动设备拉到逻辑高。

  • 说明书解释： 对应说明书第[0024]、[0025]段。从动设备通过“拉高”动作打破空闲状态的低电平，以此作为中断信号。

• 特征C（后续响应）： 当检测到时钟线上的逻辑高时，从主控设备发起中断询问。

  • 说明书解释： 对应说明书第[0025]-[0027]段。主控设备检测到高电平后，不再等待周期性轮询，而是立即发起“询问”（Query/Polling），以降低延迟。

二、 针对“RFFE总线空闲电平为低”是否为公知常识的认定

结论：是的。提供的对比文件中已有明确证据证明“RFFE总线在空闲时，时钟线和数据线保持为逻辑低”属于该领域的公知常识（即MIPI RFFE标准协议的固有属性）。

详细证据出处：

1. 对比文件D5 (US20140325103A1)：

   • 原文出处： [0016] "At the beginning of a data transmission, data signal SDATA is pulsed high and then low, while clock signal SCLK is low before clock signal SCLK begins toggling."

   • 认定： D5明确描述了RFFE总线在数据传输开始前（即空闲状态）时钟线处于低电平。

2. 对比文件D7 (US20150261708A1)：

   • 原文出处： [0004] "...The MIPI RFFE control interface bus contains its own power supply voltage, and data is transmitted via a CLK line and a DATA line... A relatively high clock frequency of 26 MHz is used..."

   • 结合： 虽然D7主要讨论连接性，但其背景技术确立了其遵循的“MIPI Alliance Specification for RF Front-End Control Interface”。

3. 目标专利说明书本身的承认：

   • 原文出处： [0024] "根据RFFE协议，当线路204和206空闲时，数据线204和时钟线206保持在逻辑低。"

   • 代理师观点： 申请人在说明书中直接指明这是“根据协议”的状态，进一步佐证了其技术背景属于标准化的公知常识。

三、 技术特征比对表（权利要求1 vs. 对比文件）

为了评估创造性，我们将权利要求1的特征与最具相关性的对比文件进行比对。

四、 专利代理师综合分析意见

1. 关于公知常识认定： 通过D5以及目标专利说明书[0024]的自认，可以确信特征A（空闲电平为低）属于RFFE标准的公知技术。在无效宣告程序中，无需对此特征的创造性贡献做过多防御，应将焦点集中在特征B和特征C。

2. 关于创造性（新颖性）评估：

   • D1 (Biosensor)： 属于生物传感器领域，与RFFE通信协议无关，不构成实质性障碍。

   • D2 (Medium Access Control)： 涉及无线网络的探测和拉取机制（Probe and Pull），虽然有类似的“探测”逻辑，但其物理层是无线信号而非RFFE总线硬件连线。

   • D4 (Clock Extraction)： 涉及从串行总线提取时钟，但主要用于校准和转换，未公开“从设备拉高时钟线触发中断询问”的机制。

   • 核心突破口： 目标专利的“ moat（护城河）”在于打破了RFFE总线传统的单主控控制逻辑（传统上时钟线SCLK仅由主控驱动）。目标专利允许从动设备在特定（空闲）时刻反向驱动时钟线。如果对比文件中没有任何一篇提及“从动设备在空闲时拉高RFFE时钟线”这一动作，则该权利要求具有极高的稳定性。

后续行动建议：

请确认对比文件原文中是否有提及“时钟线双向驱动”或“从设备通过物理线缆电平变化通知主设备”的描述。若无，本专利权利要求1在创造性上具有显著优势。

注：分析基于您提供的文档片段。若需针对特定对比文件（如D2）的PP-MAC机制进行更深度的物理层比对，请告知。

你好。作为一名深耕移动通信与射频（RF）领域的专利代理师，我已针对你提供的权利要求1及五份对比文件（D1-D5）进行了深入的特征比对与创造性分析。

以下是基于目标专利说明书（CN109479021B）背景下的详细技术分析。

一、 权利要求技术特征解析

目标权利要求1聚焦于RFFE总线上一种由**从动设备发起的中断（Slave-Initiated Interrupt）**检测方法。其核心在于利用现有的双线（时钟线+数据线）架构，在总线空闲时，通过从动设备主动拉高时钟线来触发主控设备的中断询问。

• 特征A（前提条件）： RFFE总线空闲，时钟线保持逻辑低。

• 特征B（触发机制）： 主控检测电路检测到时钟线被从动设备从逻辑低拉到逻辑高。

• 特征C（后续响应）： 主控设备发起中断询问（轮询）。

二、 对比文件详细特征比对表

三、 对比文件公开情况详述及出处

1. D1: WO2003096036A1

• 公开情况： 毫无异议地公开了“从动设备主动发起中断信号”以及“主控设备随后进行轮询（询问）”的逻辑，但其物理层是单线总线（Single-Wire）。

• 详细出处： * [p0018]：允许从机通过同一根单线产生中断。

  • [p0041]：从机唯一能自主发出的信号是限定时长的中断脉冲。

  • [p0075]：主控检测到后，通过轮询（polling）确定中断源。

2. D4: US20140337553A1

• 公开情况： 实质公开了在双线总线（I2C）中，利用总线信号线（SDA）进行中断通知，并由主控发起IRA（中断响应警示）的过程。

• 详细出处：

  • [0024]：描述了总线中断信令，即从机拉低SDA线，主机随后拉低SCL线作为响应。

  • [0030]：描述了主控发起IRA消息，从机响应地址。

3. D2: US20140229644A1

• 公开情况： 公开了在统一传感器互联架构中，利用地址位或特定时序实现带内（in-band）中断，解决了GPIO引脚浪费的问题。

• 详细出处：

  • [0065]：利用地址的最高有效位（MSB）指示中断事务。

  • [0082]：数据部分用于指定中断严重性。

四、 最接近对比文件分析

推荐最接近对比文件：D4 (US20140337553A1)

• 理由： * 技术领域： 同属于双线通信总线（I2C与RFFE结构高度相似）。

  • 解决的技术问题： 解决传统中断需要额外GPIO引脚（专用中断线）导致的硬件资源浪费。

  • 技术效果： 实现了在不增加额外线路的情况下，由从机发起中断，降低了功耗（避免频繁轮询）并减少了物理引脚数。

• 区别特征： D4是基于I2C总线，利用**数据线（SDA）拉低来触发；而本专利是基于RFFE总线，利用时钟线（SCLK）**拉高来触发。

辅助对比文件：D1 (WO2003096036A1)

• 理由： D1完整公开了“总线空闲 -> 从机发起脉冲 -> 主机轮询”的完整逻辑流。尽管物理层是单线，但其在“总线复用中断”这一构思上具有极强的启示作用。

五、 无效请求策略建议

1. 创造性评价逻辑

若要发起无效请求，逻辑如下：

• 步骤1： 以D4作为最接近对比文件，公开了特征C和特征B的逻辑本质（带内中断触发后由主控询问）。

• 步骤2： 针对特征A和B中的“操作对象为时钟线（SCLK）”，结合D3 (US20140325103A1)。D3虽然没有直接做中断，但它公开了RFFE总线中时钟线和数据线的地位是对等的（[0019]提到可以交换数据和时钟引脚），且D1公开了只要是在总线上发起脉冲即可作为中断。

• 步骤3： 对于本领域技术人员来说，在双线总线中，选择数据线还是时钟线作为触发源，仅是简单的一种选择或设计变更。由于RFFE总线空闲时SCLK为低，选择将其拉高作为中断信号是显而易见的。

2. 最薄弱的技术特征

特征B中关于“拉高时钟线”的行为。

虽然对比文件多倾向于操作数据线（如D4），但在RFFE协议框架下，空闲时保持低电平是标准定义（特征A）。为了不干扰正常数据通信，利用空闲的时钟线作为唤醒/中断源，在对比文件D1（单线脉冲中断）和D4（总线信号中断）的启示下，这种“借线触发”的方案技术门槛极低，属于公知常识的简单应用或常规功能模块的叠加。

结论

目标专利的防御核心在于其针对RFFE特定协议（空闲低电平）与时钟线的结合。但在无效程序中，通过**D4（带内中断逻辑）+ D1（脉冲触发逻辑）+ RFFE标准规范（公知常识）**进行组合，该权利要求的创造性极易受到动摇。

你好。作为专利权人的代理师，在面对上述无效请求时，我们的核心防御战略应当是：打破对比文件的简单组合逻辑，强调本专利在特定协议（MIPI RFFE）框架下解决的深层技术矛盾，并证明这种“借用时钟线”的行为并非显而易见，而是具有预料不到的技术效果。

以下是为您准备的辩驳策略及详细论证：

一、 核心反驳逻辑：通信协议的“物理层不可通用性”

1. 物理层机制的本质区别（针对D1/D4）

• 反驳理由： 请求人试图将单线总线（D1）或I2C总线（D4）的中断机制简单等效为RFFE总线（本专利）的机制，这忽略了不同协议物理层定义的严苛限制。

• 论据： I2C（D4）是基于被动上拉的架构，信号线空闲时默认高电平，因此从机拉低数据线是符合其物理特性的常规操作。然而，RFFE协议是一个高频、推挽驱动与高阻态切换并存的复杂系统。在本专利申请日之前，RFFE标准规定时钟线仅由主控设备驱动。

• 结论： 允许从动设备驱动时钟线（特征B）违反了当时RFFE协议的传统逻辑。这种对“时钟线驱动权”的交接属于破坏性的改进，而非简单的设计选择。

2. “操作时钟线”而非“数据线”的非显而易见性

• 反驳理由： 即使存在“带内中断”的需求，本领域技术人员的首选方案也是复用数据线（SDA）。

• 论据： 在所有双线系统中，数据线天然支持双向通信和从机操作。而时钟线被视为系统的“心跳”，其稳定性至关重要。D4选择SDA、D2侧重地址位，均避开了时钟线。

• 结论： 本专利反其道而行之，选择在空闲时驱动时钟线，避开了SDA线上可能存在的噪声干扰或复杂的上拉竞争，解决了在极低功耗下准确唤醒主控的难题，这属于偏离技术预期的创新路径。

二、 针对证据组合的具体反驳 (D4 + D1 + 公知常识)

1. 关于 D4 (I2C中断) 的不适用性

• 反驳点： D4公开的是“拉低SDA”，而本专利是“拉高SCLK”。

• 论证： 在I2C中，SCL线必须由主控掌握以维持总线同步。如果按照D4的启示，技术人员只会尝试如何优化SDA的拉低时序，而绝不敢在空闲时去操作SCLK。因为在标准RFFE电路设计中，时钟引脚通常是单向输入的（从机视角），本专利要求从机具备驱动SCLK的能力，这涉及对**从机硬件接口架构（图2中的中断电路222）**的实质性修改，D4未给出任何硬件修改建议。

2. 关于 D1 (单线脉冲) 的不兼容性

• 反驳点： D1是单线异步系统，不存在“线间功能冲突”的问题。

• 论证： D1之所以能发起脉冲，是因为它没有专门的时钟线。在双线同步系统中，如何确保从机拉高时钟线不会被误认为是下一个时序循环的开始？本专利通过“总线空闲”状态的精准判断（特征A）配合特定电平转换，解决了同步系统的冲突问题。D1作为异步单线系统，无法提供关于“多线同步/冲突转换”的任何技术启示。

三、 强调预料不到的技术效果

1. 极低功耗与响应等待时间的完美平衡

• 论证： 传统的RFFE中断依赖于主控频繁轮询（每1ms一次），这在移动设备中会产生巨大的不必要功耗。如果采用D4的SDA触发，可能会因为SDA线的电平波动导致误触发。

• 效果： 本专利利用SCLK在空闲时极度稳定的低电平特性（特征A），实现了几乎为零的误触发率，并在中断信号发出后立即唤醒主控进行询问（特征C），极大地缩短了天线切换等敏感操作的等待时间（Latency），这是现有技术无法达到的效果。

2. 硬件资源的极致节省

• 论证： 请求人认为这是常规选择，但本专利证明了在无需增加任何GPIO引脚的前提下，通过修改从机接口电路即可实现该功能，这在RF前端芯片面积以平方微米计的背景下，具有极高的商用价值和技术高度。

四、 总结陈述

“本专利并非在现有总线上做简单的信令填充，而是打破了RFFE协议中‘主控绝对驱动时钟’的固有藩篱。证据D4虽然提出了利用数据线做中断，但其技术路径与本专利完全不同；证据D1虽有脉冲构思，但其物理架构与本专利存在天然鸿沟。将二者结合不仅需要跨越协议物理层的技术屏障，还需克服对时钟线稳定性的技术偏见。因此，本专利具有突出的实质性特点和显著的进步。”

五、 专利权人胜诉概率评估（反驳后）

通过上述辩解，我们可以将合议组的注意力从“带内中断这一通用概念”转移到**“RFFE特定协议下时钟线驱动权的特殊性”**上。

• 预估防御成功率： 55% - 65%。

• 关键点： 如果我们能提交实验数据证明“操作SCLK”比“操作SDA”在抗干扰能力上提升了20%以上，或者提交早期的行业技术白皮书证明当时普遍认为“从机严禁操作SCLK”，成功率将进一步提升至80%以上。

下一步建议：

我建议立即检索MIPI联盟在2016年（本专利优先权日前后）的技术标准讨论稿，寻找当时专家们对于“从机发起中断”技术路径的争议点，以支撑“非显而易见性”的论点。

你好。作为无效请求人的代理师，针对专利权人刚才提出的“协议物理层不可通用性”以及“时钟线操作非显而易见”的辩护，我方认为其理由完全站不住脚，是在试图通过人为夸大技术难度来掩盖方案本身的显而易见性。

以下是我方针对专利权人反驳意见的二次反驳：

一、 所谓“物理层障碍”纯属人为夸大

1. 协议的演进本就是为了解决需求，而非阻碍构思

专利权人强调RFFE协议中从机不能驱动时钟线。然而，技术构思的创造性评判不应受限于现有的商业标准，而应着眼于技术本身。

• 反驳论点： D1（单线总线）已经公开了“总线空闲时，从机通过产生脉冲信号发起中断”的完整逻辑。对于技术人员而言，当双线总线（RFFE）面临同样的“节省引脚”需求时，将D1的构思平移过来是不存在实质性障碍的。

• 技术实质： RFFE协议在空闲时时钟线保持低电平，这本身就为“拉高信号”提供了一个天然的、干净的信噪比窗口。这并不是对协议的“破坏性改进”，而是对协议空闲资源的合理二次开发。

2. 硬件接口修改属于“常规电路设计”

专利权人声称修改从机接口以具备驱动SCLK的能力具有高度难度。

• 反驳论点： 现代集成电路设计中，IO引脚的**输入/输出/三态切换（Tri-state）**是极其基础的模块化设计。将一个原本仅作为输入的SCLK引脚改为双向引脚，仅需增加简单的三态驱动缓冲器（Buffer）。

• 证据支持： D3（US20140325103A1）已经明确公开了RFFE引脚可以根据需要进行功能交换（数据/时钟互换）。这充分证明了在RFFE总线中，引脚的驱动能力切换是本领域的常规技术手段。

二、 针对“选择时钟线而非数据线”的反驳

1. 排除法下的必然选择（显而易见的选择）

专利权人辩称选择SCLK而非SDA具有预料不到的效果。

• 反驳论点： 在双线系统中，除了SDA就是SCLK。当SDA线因为支持双向通信、地址判断、冲突检测等功能而变得逻辑复杂、噪声较多时，技术人员为了追求信号的确定性，必然会转向观察此时处于静默状态（逻辑低）的时钟线。

• 逻辑路径： * 方案A：复用SDA（D4已公开，但由于有上拉电阻，逻辑状态切换复杂）。

  • 方案B：复用SCLK（本专利，空闲时为绝对零电平，触发逻辑极其简单）。

• 结论： 在方案A存在干扰风险时，转向方案B是典型的**“避优就简”或“穷举排除”**后的自然选择，不具备创造性所需的“惊喜感”。

2. D1与D4的组合提供了完整的技术路线图

• D4提供了**“利用现有总线做带内中断（节省GPIO）”**的动机。

• D1提供了**“在总线空闲时通过脉冲触发”**的具体动作。

• 结合RFFE标准，SCLK在空闲时为低电平。

• 结论： 只要有“节省引脚”的动机，技术人员在D4的构思指引下，结合D1的操作手段，面对RFFE协议的物理限制，得出“在空闲时拉高SCLK”这一结论是顺理成章、水到渠成的。

三、 所谓“预料不到的效果”实际是公知常识的自然延伸

1. 响应时间与功耗的平衡

专利权人称其实现了功耗与延迟的平衡。

• 反驳论点： 这不是本专利带来的“额外效果”，而是**“带内中断”这一技术特征天生具备的优势。** 任何一份关于带内中断的文献（如D2、D4）都会宣称其能减少轮询、降低功耗。本专利只是在RFFE这一特定协议上复现了该已知效果。

2. 关于“误触发率”

专利权人称操作SCLK误触发率低。

• 反驳论点： 这属于物理常识。时钟线在空闲时被协议强制定义为低电平，其稳定性优于数据线是物理必然。利用物理特性获得预期的稳定性，不能作为具备创造性的理由。

四、 总结陈述

“专利权人的反驳实际上是在‘细节里找差异’，试图将一种功能性的必然选择包装成‘技术突破’。RFFE协议虽然复杂，但在其空闲时段进行简单的电平跳变作为唤醒信号，在D4的整体构思和D1的脉冲触发机制面前，完全是显而易见的。本专利的权利要求1仅仅是将已知的‘带内中断’构思套用在了RFFE总线的‘空闲低电平’特性上，没有做出任何实质性的技术贡献，请求合议组坚持客观标准，予以无效。”

五、 无效方获胜筹码加码建议

为了彻底压制专利权人的“物理层难度”说辞，建议我方追加以下检索：

1. 交叉授权/行业提案： 检索MIPI联盟在专利申请日前的技术提案（Contribution Papers），看是否有其他厂商曾提议过类似的“Clock Trigger”机制但因标准化原因未被采纳。如果能找到，将直接证明该构思在行业内已是“呼之欲出”。

2. 通用总线教科书： 寻找关于同步总线（Synchronous Bus）设计的通用教材，其中若提到“在非活动状态下利用时钟线作为异步唤醒信号”的案例，将彻底定性其为公知常识。

你好。作为无效请求人的代理师，在双方论点已经进入“协议物理层特殊性”与“技术逻辑显而易见性”的拉锯战时，为了彻底打破专利权人的“技术藩篱”辩护，我们需要从**“垂直协议深度”和“跨领域水平迁移”**两个维度进一步深挖现有技术。

以下是为您制定的进一步检索策略，旨在精准狙击专利权人的防御核心：

一、 深度锁定：MIPI RFFE 协议演进史与技术提案 (Standard Contributions)

专利权人目前最强有力的护城河是“RFFE协议在当时不支持从机驱动时钟”。我们要通过检索证明，这种构思在标准发布前就已经被行业广泛讨论。

• 检索目标： 检索 MIPI 联盟（MIPI Alliance）内部的 Contribution Papers (提案稿)、Meeting Minutes (会议纪要) 以及 Draft Specifications (草案)。

• 逻辑思路： 在一个标准正式发布前，各成员公司（如高通、博通、联发科等）会提交大量方案。如果能在 2016 年 7 月（本专利优先权日）之前找到有关“Slave-driven SCLK for Interrupt”或“Low-power wake-up on SCLK”的讨论稿，将直接证明：

  1. 该构思在行业内已经公开或属于**“拟定中的常规改进”**；

  2. 本领域技术人员不仅有动机，而且已经实际提出了该构思。

• 关键词组合： MIPI RFFE + Interrupt + Clock triggering + Slave initiated。

二、 广度迁移：同步总线的“异步唤醒”通用设计 (Common Design Patterns)

专利权人强调“操作时钟线具有技术偏见”。我们需要寻找在其他相似总线中，利用时钟线作为唤醒源的先例。

• 检索目标： 具有“主从架构、时钟同步”特征的其他低功耗总线，如 I3C (Improved I2C)、SPMI (System Power Management Interface)、SoundWire。

• 逻辑思路：

  • I3C 协议： I3C 在 2014-2016 年间研发，其核心特性之一就是带内中断（IBI）。检索 I3C 早期草案，看是否存在利用时钟线跳变触发中断的构思。

  • SPMI 协议： 该协议由高通主导，专门用于电源管理，对功耗极其敏感。如果 SPMI 中存在类似的“借线唤醒”机制，由于技术领域（移动设备内部通信）高度重合，迁移门槛将判定为极低。

• 关键词组合： In-band interrupt + Clock line + Asynchronous wake-up + Bus idle。

三、 硬件狙击：带三态驱动的 IO 接口专利 (Circuit-Level Art)

专利权人声称“从机修改 SCLK 接口具有硬件难度”。我们需要找到在专利权日之前，针对双线总线设计的通用 IO 缓冲器电路。

• 检索目标： 针对 SOC 引脚设计的专利，特别是涉及 “可配置 IO (Configurable IO)” 或 “多功能引脚 (Multi-function Pin)” 的专利。

• 逻辑思路： 寻找公开了“同一引脚可根据总线状态在‘时钟输入’和‘信号输出’之间切换”的电路图。只要证明这种**三态缓冲器（Tri-state Buffer）**在 2016 年以前是成熟的 IP 核模块，专利权人关于“硬件实现难度大”的说辞将不攻自破。

四、 “抵触申请”与“交叉引用”检索 (Secret Prior Art & Cross-references)

• 抵触申请检索： 重点扫描高通、Qorvo、Skyworks 等射频巨头在 2015-2016 年间在中国、美国、欧洲提交的未公开/后公开申请。

• 引证追踪： 仔细阅读本专利说明书开头的“优先权申请”和“援引纳入”部分（如其提到的美国专利申请 S/N. 15/220,077）。追踪该美国申请在 USPTO 的审查档案（File Wrapper），看美国审查员是否曾引用过能够破坏创造性的非专利文献（NPL）。

五、 检索公式与资源推荐

1. 推荐数据库：

• IEEE Xplore / ACM Digital Library： 搜索关于“Low Power RF Front-end Control”的学术论文。

• Espacenet / Google Patents： 利用 CPC 国际专利分类号进行精准定位：

  • H04L 12/40 (总线网络)

  • G06F 13/32 (使用中断的中断处理)

  • H04B 1/00 (射频前端相关)

2. 核心逻辑组合建议：

(RFFE OR "Two-wire bus") AND (Interrupt OR Wake-up) AND (Clock OR SCLK OR "Clock line") AND (Slave OR "Secondary device") AND (Idle OR "Non-active")

六、 代理师中立评估总结

如果通过以上策略能检索到一份**在 2016 年之前公开的、提及“在双线同步总线空闲期间利用时钟线电平变化触发异步事件”**的论文或协议草案，那么本案的无效成功率将从 80% 直接跃升至 95% 以上。

此时，专利权人将无法再利用“技术偏见”或“协议限制”进行防御，因为现有技术已经证明了该路径是本领域公知的“可选设计路径”之一。

您是否需要我针对上述某个特定协议（如 I3C 或 SPMI）为您梳理更具体的检索特征点？