非显而易见杯

专利无效挑战赛

目标专利:266在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器

专利公开号:CN105718419B

专利权人:高通股份有限公司

无效请求书提交日期:2026年


上一项目 下一项目

非显而易见性评估仅供参考,不构成法律建议。



权利要求列表点击可跳转

序号 权利要求内容

1

一种用于多处理器系统中主要处理器和次要处理器之间的通信方法,所述方法包括:由所述次要处理器初始化与所述主要处理器的通信; 由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头,所述可执行软件图像包括所述图像标头和至少一个数据片段; 由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段;以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段,所述目标位置由所述次要处理器根据所述图像标头分配。

2

根据权利要求1所述的方法,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。

3

根据权利要求1所述的方法,进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。

4

根据权利要求1所述的方法,其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。

5

根据权利要求1所述的方法,进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。

6

一种多处理器设备,包括: 主要处理器;以及 次要处理器,其耦合到所述主要处理器,其中所述次要处理器经配置以:初始化与所述主要处理器的通信; 指令所述主要处理器传送可执行软件图像的图像标头,所述可执行软件图像包括所述图像标头和至少一个数据片段; 从所述主要处理器接收所述图像标头和至少一个数据片段;以及 在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段,所述目标位置由所述次要处理器根据所述图像标头分配。

7

根据权利要求6所述的多处理器设备,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。

8

根据权利要求6所述的多处理器设备,其中所述次要处理器进一步经配置以向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。

9

根据权利要求6所述的多处理器设备,其中为了指令所述主要处理器传送可执行软件图像的图像标头,所述次要处理器进一步经配置以向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。

10

根据权利要求6所述的多处理器设备,其中所述次要处理器进一步经配置以将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。

11

一种非易失性计算机可读介质,其具有在其上记录的非易失性程序代码,所述非易失性程序代码包括:用于由多处理器系统中的次要处理器初始化与所述多处理器系统中的主要处理器的通信的程序代码; 用于由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头的程序代码,所述可执行软件图像包括所述图像标头和至少一个数据片段;用于由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段的程序代码;以及用于由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段的程序代码,所述目标位置由所述次要处理器根据所述图像标头分配。

12

根据权利要求11所述的非易失性计算机可读介质,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。

13

根据权利要求11所述的非易失性计算机可读介质,所述非易失性程序代码进一步包括用于由所述次要处理器为向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求的程序代码。

14

根据权利要求11所述的非易失性计算机可读介质,其中所述用于指令的程序代码包括用于由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息的程序代码。

15

根据权利要求11所述的非易失性计算机可读介质,所述非易失性程序代码进一步包括用于由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址的程序代码。

16

一种用于多处理器系统中主要处理器和次要处理器之间的通信方法,所述方法包括:由所述主要处理器接收传送可执行软件图像的图像标头的请求,所述可执行软件图像包括所述图像标头和至少一个数据片段;以及由所述主要处理器向所述次要处理器发送所述图像标头和至少一个数据片段,所述可执行软件图像的所述至少一个数据片段直接存储在所述次要处理器的系统存储器中的目标位置,所述目标位置根据所述图像标头分配。

17

根据权利要求16所述的方法,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。

18

根据权利要求16所述的方法,进一步包括由所述主要处理器接收向所述主要处理器发送的用于所述至少一个数据片段中的每个数据片段的传输请求。

19

根据权利要求16所述的方法,进一步包括由所述主要处理器接收来自所述次要处理器的包括图像识别、数据偏移以及数据长度的消息。

20

根据权利要求19所述的方法,进一步包括基于所述消息发送数据。

21

一种多处理器设备,包括: 主要处理器;以及 次要处理器,其耦合到所述主要处理器,其中所述主要处理器经配置以:接收传送可执行软件图像的图像标头的请求,所述可执行软件图像包括所述图像标头和至少一个数据片段;以及向所述次要处理器发送所述图像标头和至少一个数据片段,接收到的所述可执行软件图像的所述至少一个数据片段直接存储在所述次要处理器的系统存储器中的目标位置,所述目标位置根据所述图像标头分配。

22

根据权利要求21所述的多处理器设备,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。

23

根据权利要求21所述的多处理器设备,其中所述主要处理器进一步经配置以接收向所述主要处理器发送的用于所述至少一个数据片段中的每个数据片段的传输请求。

24

根据权利要求21所述的多处理器设备,其中所述主要处理器进一步经配置以接收来自所述次要处理器的包括图像识别、数据偏移以及数据长度的消息。

25

根据权利要求24所述的多处理器设备,其中所述主要处理器进一步经配置以基于所述消息发送数据。

26

一种非易失性计算机可读介质,其具有在其上记录的非易失性程序代码,所述非易失性程序代码包括:用于由多处理器系统中的主要处理器接收传送可执行软件图像的图像标头的请求的程序代码,所述可执行软件图像包括所述图像标头和至少一个数据片段;以及用于由所述主要处理器向所述多处理器系统中的次要处理器发送所述图像标头和至少一个数据片段的程序代码,所述可执行软件图像的所述至少一个数据片段直接存储在所述次要处理器的系统存储器中的目标位置,所述目标位置根据所述图像标头分配。

27

根据权利要求26所述的非易失性计算机可读介质,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。

28

根据权利要求26所述的非易失性计算机可读介质,其中所述非易失性程序代码进一步包括用于由所述主要处理器接收向所述主要处理器发送的用于所述至少一个数据片段中的每个数据片段的传输请求的程序代码。

29

根据权利要求26所述的非易失性计算机可读介质,其中所述非易失性程序代码进一步包括用于由所述主要处理器接收来自所述次要处理器的包括图像识别、数据偏移以及数据长度的消息的程序代码。

30

根据权利要求29所述的非易失性计算机可读介质,其中所述非易失性程序代码进一步包括用于基于所述消息发送数据的程序代码。


对比文件列表

编号 名称
0 2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_d+++.docx
0 2007-04-18_JP3906163B_发明专利_JP3906163B2 The method for managing power in a computer system.docx
0 2007-06-21_JP2007157150A_发明专利_JP2007157150A Memory system and memory processing method including the same.docx
0 2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++H_a_b_c_d+++.docx
0 2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
0 2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
0 2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
0 2008-05-08_None_发明专利_JPWO2006025308A1 コンテンツ購入処理端末とその方法、及びプログラム.docx
0 2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
0 2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++A_D_E_b_c_h_i_j+++.docx
0 2008-12-25_JP2008307771A_发明专利_JP2008307771A Multilayered molding system and manufacturing method of multilayered molded article.docx
0 2008-12-25_JP2008309143A_发明专利_JP2008309143A Capsule type ocean wave motion electricity generating equipment.docx
0 2006-11-02_JP2006301964A_发明专利_JP2006301964A Image forming apparatus, control method for the same, and program.docx
0 2009-03-18_CN101387952A_发明公开_CN101387952A 单芯片多处理器任务调度管理方法_+++e_g+++.docx
0 2009-04-01_KR1020090032362A_发明公开_KR1020090032362A 이동통신시스템에서 자동 주파수 제어 장치 및 방법.docx
0 2009-07-08_CN101479718A_发明公开_CN101479718A 多处理器系统以及使用它的便携式终端_+++C_D_E+++.docx
0 2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_D_a_e_j+++.docx
0 2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
0 EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
0 EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
0 JPS63233460A_Description_20260309_2138_+++d+++.docx
0 US2010077130A1_Description_20260309_2138_+++D_a+++.docx
0 WO2008001671A1_Description_20260309_2138_+++C_D_e_f_g_j+++.docx
0 2003-11-06_US2003205104A_发明申请_US20030205104A1 Transfer case assembly having multiple gear mounting locations.docx
0 1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
0 1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E_a_c_h+++.docx
0 1997-09-19_None_发明专利_JPH09244902A Download circuit_+++c_d+++.docx
0 1999-10-15_None_发明专利_JPH11282686A Network computer system_+++A+++.docx
0 1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++C_D_a_b_e_f_h_j+++.docx
0 2000-01-21_JP2000020492A_发明专利_JP2000020492A Method for downloading program to sub cpu and nc device therefor_+++a_e+++.docx
0 2000-06-16_JP2000163919A_发明专利_JP2000163919A Disk cartridge.docx
0 2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++D_E_a_c+++.docx
0 2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
0 2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
0 1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu_+++D_g+++.docx
0 2004-01-08_JP2004005432A_发明专利_JP2004005432A Power managing method functionally enhanced by proximity sensor.docx
0 2004-03-18_JP2004086447A_发明专利_JP2004086447A Microcomputer_+++e_j+++.docx
0 2004-09-09_JP2004252990A_发明专利_JP2004252990A Computer processor and processing device_+++c_d+++.docx
0 2005-03-16_CN1595372A_发明公开_CN1595372A 一种改进BIOS执行的方法.docx
0 2005-05-12_JP2005122759A_发明专利_JP2005122759A Data processing system.docx
0 2005-10-06_JP2005274849A_发明专利_JP2005274849A Method for manufacturing toner.docx
0 2006-05-23_US7047838B_发明授权_US07047838B2 Transfer case assembly having multiple gear mounting locations.docx
0 2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++C_D_F_G_b+++.docx
0 2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
0 2006-08-10_US2006176931A_发明申请_US20060176931A1 Temperature sensor.docx

权利要求1

一种用于多处理器系统中主要处理器和次要处理器之间的通信方法,所述方法包括:由所述次要处理器初始化与所述主要处理器的通信; 由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头,所述可执行软件图像包括所述图像标头和至少一个数据片段; 由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段;以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段,所述目标位置由所述次要处理器根据所述图像标头分配。


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

作为一名经验丰富的专利代理师,我非常乐意协助你完成这项专利权利要求的对比分析工作。我们在进行创造性分析(尤其是撰写无效宣告请求或OA答复)时,精准地寻找“最接近的对比文件”并进行细致的特征比对是核心所在。

以下是针对目标专利权利要求1与提供的五篇对比文件的深入分析。

一、 最接近的对比文件(CPA)的确定

在评估创造性时,最接近的对比文件应是与目标专利所解决的技术问题、实现的技术效果最相似,且公开了最多技术特征的文献。

  • 目标专利分析:目标专利涉及在多处理器系统中加载可执行软件图像。其核心解决的技术问题是:避免在从主要处理器向次要处理器下载图像数据时使用中间缓冲器(及随之产生的额外CPU拷贝操作)。其技术效果是:通过次要处理器依据图像标头预先分配目标位置,并将数据片段直接(零拷贝)存储到该目标位置,从而提高引导速度和系统性能。

  • 对比文件筛选

    • D2 (US5978589A) 同样涉及一种多处理器系统的加载方法(数字蜂窝系统的基站系统)。它明确记载了下级处理器(次要处理器)向上级处理器(主要处理器)请求加载文件,接收文件头,根据文件头大小分配存储区域,最后接收并存储文件数据。D2 解决的技术问题(缩短多处理器系统的整体加载时间)和技术效果与目标专利高度契合,且加载逻辑链条几乎完全一致。

    • D1 (JPH07253960A) 虽涉及多处理器系统的 IPL (初始程序加载),但主要侧重于主处理器进行负载均衡和分发,而非次要处理器的直接内存分配加载。

    • D5 (US2008168443A) 涉及多处理器(PU和SPU)虚拟设备,并详细描述了使用 DMA (直接内存访问) 技术。尽管其不完全针对系统“引导加载”,但它在“直接内存存取”这一技术手段上具有重要指导意义。

结论D2 (US5978589A) 最适合作为创造性分析中的最接近的对比文件。


二、 权利要求特征比对表

以下表格以最接近的对比文件 D2 (US5978589A) 为主线,辅以其他对比文件,详细列出了权利要求1各技术特征的公开情况与原文出处:

权利要求1技术特征 D2 (US5978589A) 公开情况及原文出处 其他对比文件补充公开情况及原文出处
特征A:所述方法包括:由所述次要处理器初始化与所述主要处理器的通信

实质公开。D2记载了下级处理器向上级处理器请求加载文件。


出处:Summary of the invention: requesting its upper processor to load a file...


Detailed Description: At step 100, a processor requests a preceding processor to load a file.

D1实质公开:呼叫处理处理器CPRd(次要)向管理处理器MPR(主要)发送IPL发生通知。


出处:[0005] CPRdでIPLの必要が生じると,MPRへIPL発生を通知する。

特征B:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头

实质公开。D2中下级处理器的请求动作直接导致了上级处理器发送文件头(图像标头)。


出处:Summary: receiving a file header from the upper processor...

-
特征C:,所述可执行软件图像包括所述图像标头和至少一个数据片段

毫无异议公开。D2明确记载文件包含文件头(file header)和文件数据(file data)。


出处:Summary: ...receiving a file header... receiving file data...

D5实质公开:指令块(instruction block)包含输入缓冲地址和代码地址,随后是实际的设备代码数据。


出处:[0153] Instruction block 4330 details the address... and an address of device code...

特征D:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段

毫无异议公开。D2明确记载接收文件头和随后的文件数据。


出处:Detailed Description: At step 102, the processor receives a file header... At step 106, the processor receives and stores the file data.

-
特征E:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段,

部分公开/未明确公开“直接”。D2公开了将数据存储在分配的存储区域中,但未明确指出是否绕过了中间临时缓冲器进行“直接”存储(零拷贝)。


出处:Summary: ...and storing the file data in the storage area

D5实质公开:D5明确记载了SPU使用DMA(直接内存访问)命令将代码/数据从共享内存直接读取并存储到本地内存中,完美对应了目标专利中“绕过CPU临时缓冲器”的直接存储效果。


出处:[0154] ...SPU 4340 using a DMA command to read instruction block 4330 from common memory 4310 and store it in its local memory 4350.

特征F:所述目标位置由所述次要处理器根据所述图像标头分配。

毫无异议公开。D2明确记载根据文件头的大小分配存储区域。


出处:Summary: ...assigning a storage area corresponding to a size of the file header;

-

三、 区别技术特征及未被公开特征的分析

从上述比对可以看出,D2 已经实质公开了权利要求1中绝大部分的流程特征(特征A, B, C, D, F)。

唯一可能存在争议的区别技术特征是: 特征E中的 “直接存储” (directly store)。

  • 技术分析:在目标专利中,“直接存储”的语境(结合其说明书背景技术 [0012])是指无需先将数据包放入中间缓冲器(临时缓冲器)进行解包和拷贝,而是通过硬件(如分散加载程序控制器)直接推送到最终的目标存储地址。D2 虽然提到了“存储在存储区域”,但由于缺乏对总线传输或缓冲机制的具体底层描述,可能会被审查员或专利权人争辩为“未公开‘直接’存储”。

  • 结合其他对比文件(D5):如果将 D2 视为最接近的对比文件,该区别技术特征所要解决的问题是如何进一步提高数据搬移效率。本领域技术人员可以极容易地联想到引入 D5 (US2008168443A) 中的教导。D5 明确探讨了多处理器架构(PU与多个SPU),并详细公开了次要处理器(SPU)通过 DMA(Direct Memory Access,直接内存访问)命令从公共内存(或主要处理器侧)将数据直接读取并存储到本地系统内存中(参见 D5 第 [0154] 段)。引入 DMA 控制器以实现零缓冲的直接存储,是计算机底层架构设计中的常规技术手段(即公知常识),也是 D5 明确给出的技术启示。

创造性评述逻辑总结:权利要求1不具备创造性。其主要技术方案已被 D2 公开,仅有的“直接存储”底层数据搬运机制可以被 D5 结合公知常识(如使用 DMA 技术)完美填补。


针对上述分析,你是否需要我以提交专利复审委员会的标准格式,为你进一步起草一份完整的“权利要求1的无效宣告请求理由(创造性部分)”的论述文段?


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

没问题,撰写高质量、逻辑严密的无效宣告请求书是实务工作中的关键环节。以下内容严格按照中国国家知识产权局(CNIPA)的审查指南标准撰写,采用“三步法”评述创造性,并精准引用了对比文件的原文。你可以直接将此部分内容作为正式法律文书的核心说理部分提交。


无效宣告请求书(理由正文:创造性部分)

一、 无效宣告请求的法律依据

涉案专利权利要求1不具备《中华人民共和国专利法》第二十二条第三款规定的创造性,应当予以宣告无效。

二、 证据使用说明

  • 证据1 (D2):US5978589A,公开了一种数字蜂窝系统中基站系统的加载方法,适合作为评述权利要求1的最接近的对比文件

  • 证据2 (D5):US20080168443A1,公开了使用多个处理器作为虚拟设备的方法,用于结合评述提供技术启示。

  • 证据3 (D1):JPH07253960A,公开了多处理器系统的IPL方式,作为本领域公知常识的补强证据。

三、 权利要求1的创造性评述详述

1. 确定最接近的对比文件 (D2)

证据1(D2)公开了一种多处理器(基站系统)的加载方法,其解决的技术问题是缩短整个系统的加载时间并减轻主处理器(上级处理器)的过载,这与涉案专利在多处理器系统中高效加载可执行软件图像的目的实质相同。

2. 权利要求1与证据1 (D2) 的特征比对

下表详细列出了权利要求1的各技术特征与证据1(D2)的对应关系及原文出处:

涉案专利权利要求1技术特征 证据1 (D2: US5978589A) 的公开情况及原文出处
特征A:一种用于多处理器系统中主要处理器和次要处理器之间的通信方法,所述方法包括:由所述次要处理器初始化与所述主要处理器的通信;

已公开:D2公开了由其处理器(次要)向其上级处理器(主要)请求加载文件。


原文出处Detailed Description: At step 100, a processor requests a preceding processor to load a file.

特征B:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头,

已实质公开:D2公开了下级处理器的请求动作指令了上级处理器发送文件头(相当于图像标头)。


原文出处Summary of the invention: ...receiving a file header from the upper processor...

特征C:所述可执行软件图像包括所述图像标头和至少一个数据片段;

已公开:D2公开了加载的文件包含文件头(file header)和文件数据(file data,相当于数据片段)。


原文出处Summary of the invention: ...receiving a file header... receiving file data...

特征D:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段;

已公开:D2公开了接收文件头和随后的文件数据。


原文出处Detailed Description: At step 102, the processor receives a file header... At step 106, the processor receives and stores the file data.

特征E:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段,

部分公开:D2公开了将文件数据存储在分配的存储区域中,但未明确公开是否为“直接存储”(即绕过中间缓冲器)。


原文出处Summary of the invention: ...and storing the file data in the storage area

特征F:所述目标位置由所述次要处理器根据所述图像标头分配。

已公开:D2公开了根据文件头的大小分配相应的存储区域(目标位置)。


原文出处Summary of the invention: ...assigning a storage area corresponding to a size of the file header;

3. 确定区别技术特征和实际解决的技术问题

通过上述比对可知,权利要求1与证据1的区别技术特征仅在于特征E中的部分内容:数据片段是“直接存储”在目标位置中的(即绕过CPU和临时中间缓冲器进行零拷贝传输)。

基于上述区别技术特征,权利要求1实际解决的技术问题是:如何进一步优化多处理器间的数据传输机制,减少CPU干预和内存拷贝开销,以提高加载效率。

4. 结合启示与创造性论述(结合证据2/D5)

针对上述技术问题,本领域技术人员有动机在现有技术中寻找无需中间缓冲、直接进行存储的技术手段。

证据2(D5)同样涉及多处理器系统(PU和多个SPU),并给出了明确的技术启示。D5在第 [0154] 段明确记载了次要处理器(SPU)如何通过DMA(Direct Memory Access)机制从公共内存中直接获取数据并存储到本地内存中。

  • D5原文出处[0154] ...SPU 4340 using a DMA command to read instruction block 4330 from common memory 4310 and store it in its local memory 4350.

DMA(直接内存访问)作为计算机领域的惯用技术手段,其核心作用正是允许特定硬件子系统直接读写系统内存,而无需独立中央处理器(CPU)的介入,从而实现数据的“直接存储”。本领域技术人员在面对证据1(D2)中如何高效存储所接收的文件数据这一问题时,极容易联想到引入证据2(D5)中教导的DMA机制,从而实现将上级处理器发来的数据直接存储到由文件头预先分配好的目标位置中。该结合不仅技术上不存在任何障碍,而且是本领域技术人员为了追求系统性能优化而进行的常规技术选择。

5. 其他对比文件的补强作用(结合证据3/D1)

证据3(D1: JPH07253960A)进一步证实了在多处理器系统中,次要处理器(如呼叫处理处理器CPRd)在需要引导时主动向主要处理器(如管理处理器MPR)发送通知并获取数据的通信机制(参见D1第 [0005][0007] 段),是本领域早已成熟的设计范式。这不仅补强了证据1中多处理器引导流程的公知性,也进一步说明了目标专利所谓的“次要处理器初始化通信”和“按需拉取数据”的架构仅是本领域常规常识的拼凑。

四、 结论

综上所述,涉案专利权利要求1的技术方案已经由证据1与证据2的结合,以及本领域的公知常识(证据3补强)所公开。权利要求1不具备突出的实质性特点和显著的进步,不符合专利法第二十二条第三款关于创造性的规定,应当依法宣告全部无效。


以上内容已经结构化,方便直接复制到无效请求书的理由栏中。需要我为你进一步梳理目标专利剩余从属权利要求的无效组合策略,还是起草一份针对特定从属权利要求的论述?


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

作为专利代理师,在代理专利权人进行答辩时,我们的核心策略是打破请求人的“事后诸葛亮”(Hindsight Bias)逻辑,强调对比文件之间的结合障碍(技术领域、解决问题和架构的差异),并深挖目标专利各技术特征之间的协同作用

以下是为你起草的《专利权人意见陈述书》的核心论述部分,严格针对前述无效理由进行逐一反驳,可直接作为正式法律文书提交:

================================================================================

专利权人意见陈述书(针对权利要求1创造性评述的反驳)

一、 核心观点概述

无效请求人拼凑了证据1(D2)、证据2(D5)以及证据3(D1)来否定涉案专利权利要求1的创造性,犯了典型的“事后诸葛亮”错误。证据1与证据2属于完全不同的底层硬件架构,两者之间存在无法逾越的结合障碍;且证据2并未公开涉案专利中特定语境下的“直接存储”特征,本领域技术人员在面对证据1时,没有任何技术启示去结合证据2。权利要求1具备《专利法》第二十二条第三款规定的创造性。

二、 关于区别技术特征的重新认定

无效请求人认为区别技术特征仅为“直接存储”,这是对涉案专利权利要求的割裂式解读。权利要求1是一个完整的技术方案,其特征E和特征F紧密相连,不可分割:

  • 特征E:由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段;

  • 特征F:所述目标位置由所述次要处理器根据所述图像标头分配

证据1(D2)虽然提到了接收文件头并分配存储区域,但其记载的仅仅是传统的按包(Packet)接收并整体存入预留内存的过程,完全没有公开“根据标头解析出各个数据片段的具体目标位置,并将后续接收的数据片段‘直接’(即不经过CPU包头处理和中间缓冲器)分散加载到这些特定目标位置中”的技术方案。 因此,区别技术特征应整体认定为:次要处理器根据图像标头预先分配特定目标位置,并在接收数据片段时绕过中间缓冲,将其直接存储至上述分配的目标位置。

三、 证据2(D5)未公开区别技术特征,且不存在结合启示

1. 证据2与证据1底层架构完全不同,存在物理与逻辑上的结合障碍

  • 证据1(D2)的架构是数字蜂窝基站中的多分支层级加载系统(multidrop loading system),其上级处理器与下级处理器之间通过通信链路传输完整的“文件”(File)。

  • **证据2(D5)的架构是基于共享内存(Shared Common Memory)**的Cell宽带引擎多处理器系统。在证据2中,主要处理器(PU)和次要处理器(SPU)共享同一个公共内存 4310

  • 结合障碍:证据1中,数据需要跨越通信总线进行层级传输;而证据2中,数据早已存在于共享内存中,SPU只是通过DMA把数据从“自家的共享内存”搬运到“本地内存”。本领域技术人员不可能将一个“基于共享内存的DMA搬运机制(D5)”生搬硬套到一个“基于层级通信链路的文件下载系统(D2)”中。

2. 证据2未公开涉案专利特有的“直接存储”内涵

无效请求人引用了证据2的 [0154] 段:“SPU 4340 using a DMA command to read instruction block 4330 from common memory 4310 and store it in its local memory 4350.”

然而,证据2中的DMA读取仅仅是常规的内存拷贝(从公共内存到本地内存),它并不包含涉案专利权利要求1中“先由次要处理器接收标头 -> 解析标头以确定各个数据片段在系统存储器中的离散目标位置 -> 在总线接收数据片段时直接将其分散加载到这些目标位置”这一完整的动态分配与直接存储逻辑。证据2的DMA仍然是针对连续数据块的常规搬运,无法解决涉案专利“避免通信包头处理和中间缓冲”的特定技术问题。

3. 缺乏结合的技术启示

涉案专利实际解决的技术问题是:在多处理器跨芯片/跨总线通信时,如何消除中间临时缓冲器(避免对每个数据包的包头进行CPU解析和拷贝),实现可执行图像的高效分散加载。

证据1旨在解决主处理器全系统加载过载的问题(通过分层加载);证据2旨在解决虚拟设备任务的分配和内存锁定问题。没有任何一篇对比文件给出了“利用图像标头预先分配目标位置,以实现跨总线数据片段零拷贝直接存储”的技术教导。 无效请求人利用涉案专利公开的内容作为导向,从海量文献中摘取“DMA”这个词汇强行与证据1拼凑,是明显的事后诸葛亮。

四、 证据3(D1)作为公知常识的补强不能成立

无效请求人试图用证据3(D1)来补强多处理器间的通信初始化机制。然而,证据3公开的仅仅是传统的IPL(初始程序加载)通知机制,其中管理处理器MPR仍需要中断通信并大量占用资源来转储数据(参见D1第 [0007][0008] 段:MPRから転送されたIPLデータを受信し,CPRdのFMへ書き込みを行う)。证据3不仅没有给出“直接存储”和“零缓冲”的启示,反而展示了传统技术中必须依赖目标处理器进行接收和写入操作的繁琐步骤,进一步反证了涉案专利打破传统中间缓冲机制所具备的非显而易见性。

五、 结论

涉案专利权利要求1通过特征A至F的协同配合,实现了一种全新的“零拷贝分散加载”通信方法,取得了显著提高引导速度、节省次要处理器电路板空间(无需挂载本地Flash)以及降低CPU干预的预料不到的技术效果。

证据1与证据2、3的组合既缺乏物理上的结合可能,也缺乏逻辑上的技术启示。请求人的无效理由不能成立,恳请合议庭维持权利要求1有效。

================================================================================

代理师提示:

在后续口头审理中,我们可以紧紧抓住**“D2是网络式/总线式传输文件,而D5是共享内存内的数据搬移”**这一核心差异。审查员通常对底层硬件架构的差异非常敏感,只要我们把“基于通信链路的数据流接收”和“基于共享内存的DMA读取”之间的鸿沟解释清楚,就能极大地削弱对方“结合启示”的合理性。需要我为你梳理口审时的答辩提纲吗?作为专利代理师,在代理专利权人进行答辩时,我们的核心策略是打破请求人的“事后诸葛亮”(Hindsight Bias)逻辑,强调对比文件之间的结合障碍(技术领域、解决问题和架构的差异),并深挖目标专利各技术特征之间的协同作用

以下是为你起草的《专利权人意见陈述书》的核心论述部分,严格针对前述无效理由进行逐一反驳,可直接作为正式法律文书提交:

================================================================================

专利权人意见陈述书(针对权利要求1创造性评述的反驳)

一、 核心观点概述

无效请求人拼凑了证据1(D2)、证据2(D5)以及证据3(D1)来否定涉案专利权利要求1的创造性,犯了典型的“事后诸葛亮”错误。证据1与证据2属于完全不同的底层硬件架构,两者之间存在无法逾越的结合障碍;且证据2并未公开涉案专利中特定语境下的“直接存储”特征,本领域技术人员在面对证据1时,没有任何技术启示去结合证据2。权利要求1具备《专利法》第二十二条第三款规定的创造性。

二、 关于区别技术特征的重新认定

无效请求人认为区别技术特征仅为“直接存储”,这是对涉案专利权利要求的割裂式解读。权利要求1是一个完整的技术方案,其特征E和特征F紧密相连,不可分割:

  • 特征E:由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段;

  • 特征F:所述目标位置由所述次要处理器根据所述图像标头分配

证据1(D2)虽然提到了接收文件头并分配存储区域,但其记载的仅仅是传统的按包(Packet)接收并整体存入预留内存的过程,完全没有公开“根据标头解析出各个数据片段的具体目标位置,并将后续接收的数据片段‘直接’(即不经过CPU包头处理和中间缓冲器)分散加载到这些特定目标位置中”的技术方案。 因此,区别技术特征应整体认定为:次要处理器根据图像标头预先分配特定目标位置,并在接收数据片段时绕过中间缓冲,将其直接存储至上述分配的目标位置。

三、 证据2(D5)未公开区别技术特征,且不存在结合启示

1. 证据2与证据1底层架构完全不同,存在物理与逻辑上的结合障碍

  • 证据1(D2)的架构是数字蜂窝基站中的多分支层级加载系统(multidrop loading system),其上级处理器与下级处理器之间通过通信链路传输完整的“文件”(File)。

  • **证据2(D5)的架构是基于共享内存(Shared Common Memory)**的Cell宽带引擎多处理器系统。在证据2中,主要处理器(PU)和次要处理器(SPU)共享同一个公共内存 4310

  • 结合障碍:证据1中,数据需要跨越通信总线进行层级传输;而证据2中,数据早已存在于共享内存中,SPU只是通过DMA把数据从“自家的共享内存”搬运到“本地内存”。本领域技术人员不可能将一个“基于共享内存的DMA搬运机制(D5)”生搬硬套到一个“基于层级通信链路的文件下载系统(D2)”中。

2. 证据2未公开涉案专利特有的“直接存储”内涵

无效请求人引用了证据2的 [0154] 段:“SPU 4340 using a DMA command to read instruction block 4330 from common memory 4310 and store it in its local memory 4350.”

然而,证据2中的DMA读取仅仅是常规的内存拷贝(从公共内存到本地内存),它并不包含涉案专利权利要求1中“先由次要处理器接收标头 -> 解析标头以确定各个数据片段在系统存储器中的离散目标位置 -> 在总线接收数据片段时直接将其分散加载到这些目标位置”这一完整的动态分配与直接存储逻辑。证据2的DMA仍然是针对连续数据块的常规搬运,无法解决涉案专利“避免通信包头处理和中间缓冲”的特定技术问题。

3. 缺乏结合的技术启示

涉案专利实际解决的技术问题是:在多处理器跨芯片/跨总线通信时,如何消除中间临时缓冲器(避免对每个数据包的包头进行CPU解析和拷贝),实现可执行图像的高效分散加载。

证据1旨在解决主处理器全系统加载过载的问题(通过分层加载);证据2旨在解决虚拟设备任务的分配和内存锁定问题。没有任何一篇对比文件给出了“利用图像标头预先分配目标位置,以实现跨总线数据片段零拷贝直接存储”的技术教导。 无效请求人利用涉案专利公开的内容作为导向,从海量文献中摘取“DMA”这个词汇强行与证据1拼凑,是明显的事后诸葛亮。

四、 证据3(D1)作为公知常识的补强不能成立

无效请求人试图用证据3(D1)来补强多处理器间的通信初始化机制。然而,证据3公开的仅仅是传统的IPL(初始程序加载)通知机制,其中管理处理器MPR仍需要中断通信并大量占用资源来转储数据(参见D1第 [0007][0008] 段:MPRから転送されたIPLデータを受信し,CPRdのFMへ書き込みを行う)。证据3不仅没有给出“直接存储”和“零缓冲”的启示,反而展示了传统技术中必须依赖目标处理器进行接收和写入操作的繁琐步骤,进一步反证了涉案专利打破传统中间缓冲机制所具备的非显而易见性。

五、 结论

涉案专利权利要求1通过特征A至F的协同配合,实现了一种全新的“零拷贝分散加载”通信方法,取得了显著提高引导速度、节省次要处理器电路板空间(无需挂载本地Flash)以及降低CPU干预的预料不到的技术效果。

证据1与证据2、3的组合既缺乏物理上的结合可能,也缺乏逻辑上的技术启示。请求人的无效理由不能成立,恳请合议庭维持权利要求1有效。

================================================================================

代理师提示:

在后续口头审理中,我们可以紧紧抓住**“D2是网络式/总线式传输文件,而D5是共享内存内的数据搬移”**这一核心差异。审查员通常对底层硬件架构的差异非常敏感,只要我们把“基于通信链路的数据流接收”和“基于共享内存的DMA读取”之间的鸿沟解释清楚,就能极大地削弱对方“结合启示”的合理性。需要我为你梳理口审时的答辩提纲吗?


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

作为无效宣告请求人的代理师,面对专利权人的反驳,我们的核心反击策略在于:指出专利权人违背了权利要求解释的基本原则(将说明书中的特定实施例特征强行读入权利要求中),并揭露其夸大对比文件之间技术壁垒的诡辩。

以下是为你起草的《无效宣告请求人意见陈述书》的核心论述部分,直接针对专利权人的答辩进行定点驳斥:

================================================================================

无效宣告请求人意见陈述书(针对专利权人答辩的反驳)

一、 核心观点概述

专利权人的答辩理由完全不能成立。其核心逻辑错误在于将说明书中记载的“离散位置”、“分散加载”、“零拷贝”等未写入权利要求的特征强行引入权利要求1中,从而人为拔高了权利要求1的保护范围。同时,专利权人刻意夸大证据1(D2)与证据2(D5)在底层架构上的差异,无视了直接内存访问(DMA)作为本领域解决数据搬移效率的通用技术手段。权利要求1依然不具备创造性。

二、 专利权人违反了权利要求解释原则,强行引入说明书特征

专利权人辩称,区别技术特征应包含“解析标头以确定各个数据片段在系统存储器中的离散目标位置,并将后续接收的数据片段分散加载”。这完全是对权利要求1的肆意篡改。

  • 回归权利要求文本:涉案专利权利要求1的原文仅仅限定了“由所述次要处理器根据所述图像标头分配所述目标位置”,以及“直接存储所述至少一个数据片段”。权利要求1根本没有限定所谓的数据片段存储在“离散位置”,也没有限定必须进行“分散加载(scatter loading)”。

  • 证据1的精准对应:证据1(D2)的 Summary 部分明确记载了下级处理器接收文件头,并“分配与文件头大小对应的存储区域(assigning a storage area corresponding to a size of the file header)”。这已经构成了对权利要求1“根据图像标头分配目标位置”这一特征的毫无异议的公开。专利权人试图用说明书中的特定实施例来限缩权利要求,不仅在法律上站不住脚,更暴露出权利要求1本身保护范围过宽、已被现有技术覆盖的事实。

三、 证据1与证据2之间不存在结合障碍,技术启示明确

专利权人声称证据1是“跨总线传输”,证据2是“共享内存搬运”,存在物理和逻辑上的不可逾越的鸿沟。这一观点严重脱离了计算机体系结构的常识:

1. 解决的底层技术问题高度一致

无论证据1还是证据2,其核心面临的底层问题都是:在多处理器系统中,次要处理器(Lower processor / SPU)如何高效地获取并存储由主要处理器(Upper processor / PU)提供的可执行代码及数据。 证据1旨在“缩短系统加载时间并减轻主处理器过载”,而引入硬件级别的“直接存储”机制(绕过CPU临时缓冲)正是实现这一目标的必然演进方向。

2. DMA(直接存储)是跨越总线与内存的通用手段

专利权人声称证据2的DMA不能用于跨总线通信。然而,本领域技术人员公知,DMA控制器本身就是为了处理外设/总线与内存之间,或者内存与内存之间的高速数据直接传输而设计的。 证据2(D5)第 [0154] 段明确记载了SPU读取指令块(相当于标头),获取输入数据地址和代码地址,然后使用DMA命令直接读取并存储在本地内存中。将这种“根据标头指令使用DMA直接存取”的机制(D5),应用于证据1的“接收文件头后存储文件数据”的过程中,仅仅是采用本领域惯用的底层数据搬运硬件(DMA)来替换传统的CPU拷贝,不需要付出任何创造性劳动。

3. 涉案专利自身的记载反证了结合的显而易见性

退一步讲,查阅涉案专利说明书第 [0035] 段,其明确承认处理器间通信总线可以是“HSIC总线、SDIO总线……或适合于调制解调器处理器和应用处理器两者上可用的芯片间通信的任何其它硬件接口”。这说明,无论是基于何种物理总线或内存映射架构,只要使用控制器进行直接传输,均落在其设想范围内。专利权人现在又试图用架构差异来否定对比文件的结合,属于典型的“双重标准”。

四、 结论

综上所述,专利权人的答辩完全建立在对权利要求1的“超范围解释”之上。剥离掉其用说明书术语包装的外衣,权利要求1所限定的“根据标头分配位置并直接存储”的方案,已经被证据1所公开,其中仅有的“直接”存储动作,也被证据2中的DMA机制以及本领域的公知常识完全覆盖。

请求合议庭驳回专利权人的答辩,基于权利要求1的实际文字限定,客观认定其不具备创造性,依法宣告涉案专利权利要求1无效。

================================================================================

代理师提示:

在口头审理的辩论交锋中,“权利要求解释(Claim Construction)”是我们的最强武器。只要我们死死咬住“权利要求1字面上没有写明‘离散’和‘分散加载’”,专利权人的很多技术效果论述就会变成无源之水。您看这种针对性打击的思路是否符合您在无效程序中的策略预期?


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

作为一名专业的专利代理师,深知在无效宣告程序的激烈交锋中,最忌讳的就是陷入己方的逻辑闭环。我们现在跳出请求人和专利权人的角色,完全站在国家知识产权局复审和无效审理部(合议组)的绝对中立立场,以“本领域普通技术人员(PSITA)”的视角,来推演这套组合拳的审理逻辑和最终抉择。

一、 合议组的抉择路径推演

合议组在审理创造性案件时,会严格遵循《审查指南》中的“三步法”以及“权利要求最大合理解释”原则。其抉择路径将如下展开:

第一步:权利要求的客观解释(战局的胜负手)

合议组首先会审查专利权人试图引入的“离散位置”、“分散加载(Scatter Loading)”、“零拷贝”等概念是否能在权利要求1的字面中找到支撑。

  • 合议组判定倾向于无效请求人。 权利要求1的文本非常宽泛,仅限定了“直接存储”和“根据图像标头分配”。尽管涉案专利的标题和说明书大篇幅强调了“分散加载程序控制器”,但既然专利权人在撰写独立权利要求时没有将这些具体硬件和动作写入其中,合议组绝不会允许专利权人在无效程序中用说明书的内容来“缩限解释”权利要求。权利要求1将被视为一个宽泛的、基于标头分配内存并进行直接存储的通信方法。

第二步:最接近的对比文件(D2)的认定

  • 合议组判定:证据1(D2)作为最接近的对比文件是完全成立且极具杀伤力的。D2完整披露了多处理器系统中的文件请求、标头接收、基于标头大小的内存分配以及文件数据接收。合议组会认可,权利要求1与D2的区别特征仅在于数据片段是否被“直接存储”到目标位置。

第三步:结合启示与技术障碍的评估(核心争议焦点)

这是双方辩论最激烈的地方:D2(基于层级通信链路)与D5(基于共享内存)到底能不能结合?DMA机制是否显而易见?

  • 合议组判定倾向于无效请求人,但会经过慎重考量。

    1. 关于底层架构的壁垒:合议组会仔细阅读D5。D5确实是基于Cell宽带引擎的共享内存架构。如果权利要求1限定了特定的总线协议或硬件接收器,合议组可能会认可结合障碍。但是,权利要求1是高度抽象的方法流程。

    2. 关于“直接存储”的通用性:合议组(技术专家)非常清楚,DMA(直接内存访问)在计算机体系结构中是极其基础和底层的公知常识。其核心目的就是“绕过CPU,将数据直接存入目标内存”。

    3. 技术演进的必然性:在D2已经公开了“根据标头分配内存区域”的前提下,本领域技术人员为了解决“CPU频繁干预数据搬运导致效率低下”的问题,采用DMA控制器来实现这最后一步的“直接存储”,不具有不可逾越的技术鸿沟,而是常规的技术演进。


二、 本次无效请求的成功概率评估

站在中立客观的立场评估,针对独立权利要求1,本次无效请求的成功概率非常高,预计在 70% - 80% 之间。

成功的高概率因素:

  1. 权利要求撰写过宽(致命伤):目标专利权利要求1完全没有体现出其说明书中真正具有创新高度的特征(如“硬件缓冲器”、“分散加载程序控制器”等)。这种宽泛的方法权利要求在面对浩如烟海的计算机底层通信和内存管理领域的现有技术时,极其脆弱。

  2. 证据链扎实:D2完美覆盖了“基于标头分配”这一业务逻辑流程,而“直接存储”又被极其通用的DMA概念(D5及公知常识)所覆盖。逻辑链条闭环严密。

潜在的风险与变数(20% - 30%的失败可能):

  1. 合议组对“通信方法”与“存储机制”的割裂认知:如果专利权人能够成功说服合议组,认为D2的“网络包接收”在物理上必然需要网卡/通信接口的FIFO缓存,绝对不可能做到真正意义上的“直接存储到系统内存”,而D5的共享内存无法生搬硬套到网络包接收中,合议组可能会认为请求人的结合存在“事后诸葛亮”的嫌疑。

  2. 举证责任的细微偏差:如果D5中的DMA仅仅被描述为内部处理器的内存搬移,而未明确涉及从外部通信接口直接搬移到内存,合议组可能会觉得证据力稍弱(尽管这属于公知常识)。

三、 中立视角的实务建议

对于专利权人而言,独立权利要求1大概率守不住了。真正的拉锯战将发生在从属权利要求上。合议组会重点关注那些引入了“分散加载程序控制器(Scatter loader controller)”、“芯片间通信总线(HSIC/USB等)”以及“硬件缓冲器”的具体限定的从属权利要求。如果这些硬件特征与业务逻辑深度绑定,请求人单纯用D2+D5将很难攻破。

对于无效请求人而言,目前的火力针对权1已经足够充分,但在口审时,务必要准备好回应“网络通信的硬件底层接收逻辑是否能无缝对接DMA”这一技术细节,防止合议组在底层物理实现上产生疑虑。

针对目前的情况,你需要我调取涉案专利的从属权利要求,为你评估专利权人最可能退守的防线,并提前制定针对性的摧毁策略吗?


权利要求2

根据权利要求1所述的方法,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。


权利要求3

根据权利要求1所述的方法,进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。


权利要求4

根据权利要求1所述的方法,其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。


权利要求5

根据权利要求1所述的方法,进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。


权利要求6

一种多处理器设备,包括: 主要处理器;以及 次要处理器,其耦合到所述主要处理器,其中所述次要处理器经配置以:初始化与所述主要处理器的通信; 指令所述主要处理器传送可执行软件图像的图像标头,所述可执行软件图像包括所述图像标头和至少一个数据片段; 从所述主要处理器接收所述图像标头和至少一个数据片段;以及 在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段,所述目标位置由所述次要处理器根据所述图像标头分配。


权利要求7

根据权利要求6所述的多处理器设备,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。


权利要求8

根据权利要求6所述的多处理器设备,其中所述次要处理器进一步经配置以向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。


权利要求9

根据权利要求6所述的多处理器设备,其中为了指令所述主要处理器传送可执行软件图像的图像标头,所述次要处理器进一步经配置以向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。


权利要求10

根据权利要求6所述的多处理器设备,其中所述次要处理器进一步经配置以将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。


权利要求11

一种非易失性计算机可读介质,其具有在其上记录的非易失性程序代码,所述非易失性程序代码包括:用于由多处理器系统中的次要处理器初始化与所述多处理器系统中的主要处理器的通信的程序代码; 用于由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头的程序代码,所述可执行软件图像包括所述图像标头和至少一个数据片段;用于由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段的程序代码;以及用于由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段的程序代码,所述目标位置由所述次要处理器根据所述图像标头分配。


权利要求12

根据权利要求11所述的非易失性计算机可读介质,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。


权利要求13

根据权利要求11所述的非易失性计算机可读介质,所述非易失性程序代码进一步包括用于由所述次要处理器为向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求的程序代码。


权利要求14

根据权利要求11所述的非易失性计算机可读介质,其中所述用于指令的程序代码包括用于由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息的程序代码。


权利要求15

根据权利要求11所述的非易失性计算机可读介质,所述非易失性程序代码进一步包括用于由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址的程序代码。


权利要求16

一种用于多处理器系统中主要处理器和次要处理器之间的通信方法,所述方法包括:由所述主要处理器接收传送可执行软件图像的图像标头的请求,所述可执行软件图像包括所述图像标头和至少一个数据片段;以及由所述主要处理器向所述次要处理器发送所述图像标头和至少一个数据片段,所述可执行软件图像的所述至少一个数据片段直接存储在所述次要处理器的系统存储器中的目标位置,所述目标位置根据所述图像标头分配。


权利要求17

根据权利要求16所述的方法,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。


权利要求18

根据权利要求16所述的方法,进一步包括由所述主要处理器接收向所述主要处理器发送的用于所述至少一个数据片段中的每个数据片段的传输请求。


权利要求19

根据权利要求16所述的方法,进一步包括由所述主要处理器接收来自所述次要处理器的包括图像识别、数据偏移以及数据长度的消息。


权利要求20

根据权利要求19所述的方法,进一步包括基于所述消息发送数据。


权利要求21

一种多处理器设备,包括: 主要处理器;以及 次要处理器,其耦合到所述主要处理器,其中所述主要处理器经配置以:接收传送可执行软件图像的图像标头的请求,所述可执行软件图像包括所述图像标头和至少一个数据片段;以及向所述次要处理器发送所述图像标头和至少一个数据片段,接收到的所述可执行软件图像的所述至少一个数据片段直接存储在所述次要处理器的系统存储器中的目标位置,所述目标位置根据所述图像标头分配。


权利要求22

根据权利要求21所述的多处理器设备,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。


权利要求23

根据权利要求21所述的多处理器设备,其中所述主要处理器进一步经配置以接收向所述主要处理器发送的用于所述至少一个数据片段中的每个数据片段的传输请求。


权利要求24

根据权利要求21所述的多处理器设备,其中所述主要处理器进一步经配置以接收来自所述次要处理器的包括图像识别、数据偏移以及数据长度的消息。


权利要求25

根据权利要求24所述的多处理器设备,其中所述主要处理器进一步经配置以基于所述消息发送数据。


权利要求26

一种非易失性计算机可读介质,其具有在其上记录的非易失性程序代码,所述非易失性程序代码包括:用于由多处理器系统中的主要处理器接收传送可执行软件图像的图像标头的请求的程序代码,所述可执行软件图像包括所述图像标头和至少一个数据片段;以及用于由所述主要处理器向所述多处理器系统中的次要处理器发送所述图像标头和至少一个数据片段的程序代码,所述可执行软件图像的所述至少一个数据片段直接存储在所述次要处理器的系统存储器中的目标位置,所述目标位置根据所述图像标头分配。


权利要求27

根据权利要求26所述的非易失性计算机可读介质,其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。


权利要求28

根据权利要求26所述的非易失性计算机可读介质,其中所述非易失性程序代码进一步包括用于由所述主要处理器接收向所述主要处理器发送的用于所述至少一个数据片段中的每个数据片段的传输请求的程序代码。


权利要求29

根据权利要求26所述的非易失性计算机可读介质,其中所述非易失性程序代码进一步包括用于由所述主要处理器接收来自所述次要处理器的包括图像识别、数据偏移以及数据长度的消息的程序代码。


权利要求30

根据权利要求29所述的非易失性计算机可读介质,其中所述非易失性程序代码进一步包括用于基于所述消息发送数据的程序代码。


Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE