非显而易见性评估仅供参考，不构成法律建议。
权利要求列表点击可跳转
对比文件列表
| 编号 | 名称 |
|---|---|
| 0 | 2013-02-21_US2013046924A_发明申请_US20130046924A1 Mechanisms To Accelerate Transactions Using Buffered Stores.docx |
| 0 | 2010-09-28_US7805592B_发明授权_US07805592B2 Early resolving instructions_+++D_n_o+++.docx |
| 0 | 2010-12-29_WO2010151267A_发明申请_WO2010151267A1 OPTIMIZATIONS FOR AN UNBOUNDED TRANSACTIONAL MEMORY (UTM) SYSTEM.docx |
| 0 | 2011-01-06_JP2011501456A_发明专利_JP2011501456A Automatic storage apparatus and method for storing plates of the electronic circuit.docx |
| 0 | 2011-07-07_WO2011081718A_发明申请_WO2011081718A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++d_i_k_m+++.docx |
| 0 | 2011-10-20_US2011258415A_发明申请_US20110258415A1 APPARATUS AND METHOD FOR HANDLING DEPENDENCY CONDITIONS_+++d_f_k+++.docx |
| 0 | 2012-07-12_AU2010337318A_发明专利_AU2010337318A1 Mechanisms to accelerate transactions using buffered stores_+++d_i_j+++.docx |
| 0 | 2012-09-19_KR1020120103715A_发明公开_KR1020120103715A 버퍼링된 저장을 이용하여 트랜잭션들을 가속화하기 위한 메커니즘들_+++d+++.docx |
| 0 | 2012-10-17_CN102741806A_发明公开_CN102741806A 使用缓冲存储加速事务的机构_+++b_d_i_k+++.docx |
| 0 | 2012-10-24_EP2513779A_发明公开_EP2513779A2 MECHANISMS TO ACCELERATE TRANSACTIONS USING BUFFERED STORES_+++abcdefijklmo+++.docx |
| 0 | 2012-12-06_JP2012530960A_发明专利_JP2012530960A Unlimited transactional memory (utm) optimization of the system.docx |
| 0 | 2013-02-21_JP2013506344A_发明专利_JP2013506344A Method and apparatus for managing the allocation of resources in the network.docx |
| 0 | 2010-09-09_JP2010530571A_发明专利_JP2010530571A Memory barrier destined for the device_+++A_B_E_G_H_c_d_f_i_j_k_l_m_n_o+++.docx |
| 0 | 2013-02-21_US2013046947A_发明申请_US20130046947A1 Mechanisms To Accelerate Transactions Using Buffered Stores.docx |
| 0 | 2013-03-21_WO2013037768A_发明申请_WO2013037768A1 PIPERIDINPYRAZOLE ALS FUNGIZIDE.docx |
| 0 | EP2972787A1_Description_20260310_0117_+++A_B_C_D_E_F_G_H_K_L_M_N_O_i_j+++.docx |
| 0 | JP2013242876A_Description_20260310_0117_+++d_i+++.docx |
| 0 | JP2015103951A_Description_20260310_0117.docx |
| 0 | US2004068597A1_Description_20260310_0117_+++d_f_k_l_m_o+++.docx |
| 0 | US2009073101A1_Description_20260310_0117.docx |
| 0 | US2011145512A1_Description_20260310_0117_+++d+++.docx |
| 0 | US2011219376A1_Description_20260310_0117.docx |
| 0 | US2013290683A1_Description_20260310_0117_+++D_N_O+++.docx |
| 0 | 2004-08-19_JP2004234126A_发明专利_JP2004234126A Compiler and compiling method_+++d_f_o+++.docx |
| 0 | 1989-10-19_WO1989009962A_发明申请_WO1989009962A1 METHOD AND APPARATUS FOR IMPROVED EXECUTION OF INSTRUCTION SEQUENCES_+++d_n_o+++.docx |
| 0 | 1995-05-19_None_发明专利_JPH07130024A Magneto-optical detector.docx |
| 0 | 1995-07-04_US5430740A_发明授权_US5430740A Indication of data blocks in a frame received by a mobile phone.docx |
| 0 | 2000-04-11_US6049860A_发明授权_US6049860A Pipelined floating point stores_+++D+++.docx |
| 0 | 2000-05-23_US6067415A_发明授权_US6067415A System for assisting a programmer find errors in concurrent programs.docx |
| 0 | 2002-11-28_US2002178346A_发明申请_US20020178346A1 Lowering priority and elimination scheme for useless instructions_+++D_O+++.docx |
| 0 | 2003-01-02_US2003001088A_发明申请_US20030001088A1 Mass spectrometer.docx |
| 0 | 2004-03-04_US2004044878A_发明申请_US20040044878A1 Synchronisation between pipelines in a data processing apparatus_+++D_O_a_b_c_e_f_g_h_k_l_m_n+++.docx |
| 0 | 2004-08-05_US2004154006A_发明申请_US20040154006A1 Compiler apparatus and compilation method.docx |
| 0 | 2004-08-18_CN1521623A_发明公开_CN1521623A 编译设备和编译方法_+++d_o+++.docx |
| 0 | 1978-06-13_US4095278A_发明授权_US4095278A Instruction altering system_+++D_N+++.docx |
| 0 | 2004-11-02_US6812453B_发明授权_US06812453B2 Mass spectrometer.docx |
| 0 | 2005-12-15_JP2005538439A_发明专利_JP2005538439A Synchronization between the pipeline in a data processing device_+++d+++.docx |
| 0 | 2006-02-23_JP2006054632A_发明专利_JP2006054632A Display apparatus and image information generating method therein.docx |
| 0 | 2006-07-06_US2006149943A_发明申请_US20060149943A1 System and method for simulating hardware interrupts.docx |
| 0 | 2006-08-29_US7100021B_发明授权_US07100021B1 Barrier synchronization mechanism for processors of a systolic array_+++B_K_c_d+++.docx |
| 0 | 2007-08-15_JP3960325B_发明专利_JP3960325B2 Image information generating method in the display device and a display device.docx |
| 0 | 2008-07-08_US7398358B_发明授权_US07398358B2 Method and apparatus for high performance branching in pipelined microsystems_+++D_N+++.docx |
| 0 | 2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers.docx |
| 0 | 2008-12-04_US2008301342A_发明申请_US20080301342A1 Device Directed Memory Barriers_+++d+++.docx |
| 0 | 2009-12-03_US2009300621A_发明申请_US20090300621A1 Local and Global Data Share.docx |
权利要求1
一种用于消除指令流中的冗余同步屏障的方法，其包括：检测第一指令，所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作； 响应于所述第一指令，由所述计算机硬件自动地执行所述同步操作； 检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件； 检测指令流中的下一个指令； 确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障；以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障，从所述指令流消除所述下一个指令。
失效
权利要求2
根据权利要求1所述的方法，其中检测所述第一同步事件包括检测指令同步事件； 并且 其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是指令同步屏障。
权利要求3
根据权利要求1所述的方法，其中检测所述第一同步事件包括检测数据同步事件； 并且 其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括检测所述下一个指令是否是数据同步屏障。
权利要求4
根据权利要求1所述的方法，其中检测所述第一同步事件包括设定同步旗标。
权利要求5
根据权利要求4所述的方法，其进一步包括响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。
权利要求6
根据权利要求4所述的方法，其中确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障包括确定是否设定所述同步旗标。
权利要求7
根据权利要求1所述的方法，其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。
权利要求8
根据权利要求1所述的方法，其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。
权利要求9
一种指令处理电路，其包括： 优化电路，其经配置以检测第一指令，所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作； 所述计算机硬件，其经配置以响应于所述第一指令而自动地执行所述同步操作； 以及 同步事件检测电路，其经配置以检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件； 所述优化电路进一步经配置以： 检测指令流中的下一个指令； 确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障；以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障，从所述指令流消除所述下一个指令。
权利要求10
根据权利要求9所述的指令处理电路，其中所述同步事件检测电路进一步经配置以响应于检测到所述第一同步事件而设定同步旗标。
权利要求11
根据权利要求9所述的指令处理电路，其中所述优化电路经配置以通过用指示无操作的指令代替所述指令流中的所述下一个指令而从所述指令流消除所述下一个指令。
权利要求12
根据权利要求9所述的指令处理电路，其中所述优化电路经配置以通过从所述指令流移除所述下一个指令来从所述指令流消除所述下一个指令。
权利要求13
根据权利要求10所述的指令处理电路，其中所述优化电路进一步经配置以响应于确定所述下一个指令不包括类型对应于所述第一同步事件的同步屏障而清除所述同步旗标。
权利要求14
根据权利要求10所述的指令处理电路，其中所述优化电路经配置以通过经配置以确定是否设定所述同步旗标来确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障。
权利要求15
根据权利要求9所述的指令处理电路，其中所述下一个指令是从由以下各者组成的群组中选择的指令：ISB(指令同步屏障)指令、DSB(数据同步屏障)指令以及DMB(数据存储器屏障)指令。
权利要求16
根据权利要求9所述的指令处理电路，其集成到集成电路裸片中。
权利要求17
根据权利要求9所述的指令处理电路，其集成到装置中，所述装置选自由下以下各者组成的群组：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、个人数字助理PDA、监视器、电视、调谐器、无线电、音乐播放器和视频播放器。
权利要求18
一种用于消除指令流中的冗余同步屏障的设备，其包括：用于检测第一指令的装置，所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作； 用于响应于所述第一指令自动地执行所述同步操作的装置； 用于检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件的装置； 用于检测指令流中的下一个指令的装置； 用于确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障的装置； 以及 用于响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障而从所述指令流中消除所述下一个指令的装置。
权利要求19
一种非暂时性计算机可读媒体，其具有存储于其上的计算机可执行指令以致使处理器实施方法，所述方法包括：检测第一指令，所述第一指令指示关于计算机架构需要后续同步屏障且所述计算机架构允许由计算机硬件自动地执行同步操作的操作； 响应于所述第一指令，由所述计算机硬件自动地执行所述同步操作； 检测由所述计算机硬件响应于所述第一指令自动执行所述同步操作而导致的第一同步事件； 检测指令流中的下一个指令； 确定所述下一个指令是否包括类型对应于所述第一同步事件的同步屏障；以及响应于确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障，从所述指令流消除所述下一个指令。
权利要求20
根据权利要求19所述的非暂时性计算机可读媒体，其具有存储于其上的所述计算机可执行指令以致使所述处理器实施所述方法，其中从所述指令流消除所述下一个指令包括用指示无操作的指令代替所述指令流中的所述下一个指令。
权利要求21
根据权利要求19所述的非暂时性计算机可读媒体，其具有存储于其上的所述计算机可执行指令以致使所述处理器实施所述方法，其中从所述指令流消除所述下一个指令包括从所述指令流移除所述下一个指令。
权利要求22
根据权利要求19所述的非暂时性计算机可读媒体，其具有存储于其上的计算机可执行指令以致使所述处理器实施所述方法，其中确定所述下一个指令包括类型对应于所述第一同步事件的同步屏障包括确定设定同步旗标。