针对本案权利要求1与提供的对比文件，以下是详细的权利要求解释、特征比对分析以及最接近对比文件的审查评估。

一、 紧密结合目标专利说明书的权利要求解释

根据目标专利说明书（CN102687298B），权利要求1旨在解决高密度MRAM制造中，因相邻单元间距缩小导致电介质填充时产生空隙（voids），进而引发相邻导体（如顶部导体之间）电短接的问题（参见说明书[0006]-[0007]段）。

权利要求1的核心技术逻辑在于：

1. 分开图案化（特征D）： 在制造磁性装置之后，再单独图案化第一电极（底部电极）。这减小了电介质沉积时的深宽比（纵横比），使电介质能实质性填满空间而不留空隙（说明书[0038]段）。

2. 顶盖层保护（特征E）： 沉积围绕第一电极边缘且直接接触隔离层的顶盖层（如附图7D中的第一/第二顶盖层734、740），以在后续工艺中保护侧壁。

3. 隔离层与偏移设计（特征A、C）： 通过底部的隔离层（704）以及第一电极与接触件（706/708）的偏移，进一步优化下层电学连接的布局结构。

4. 两步电极与电介质沉积（特征F、G、H）： 采用先沉积第一电介质（中间金属间电介质层742），再沉积并图案化第二电极层（顶部电极750/751）的特定工序，以确保顶部电极沉积在一个平坦无空隙的表面上（说明书[0042]段）。

二、 对比文件技术特征比对表

注：对比文件D1（EP1248305A3）因未提供说明书文本，无法进行实质性的技术特征公开判定，在下表中计为“未确认”。比对重点将集中于D2（US06806096B1）。

三、 详细对比分析与原文印证 (针对 D2)

**D2（US06806096B1）**整体上公开了一种制造磁性存储装置的方法。其公开了步骤B（在通孔/介质层上沉积底部电极 120）、步骤D（分开图案化底部电极）以及步骤F（沉积绝缘层 135 覆盖装置）。

• 关于特征D（高度相关）： D2与本专利一样，采取了非自对准的蚀刻策略。D2明确记载了先利用光刻胶132和导电硬掩模126图案化磁性堆叠层（"the magnetic stack material 124 is patterned... to transfer the... cell pattern"），随后沉积绝缘硬掩模134，最后才图案化底部电极（"The bottom electrode material 120 is patterned... as shown in FIG. 6"）。这与本案“在制造磁性装置之后图案化第一电极层”毫无异议地吻合。

• 关于未公开的区别特征：

  1. 结构布局特征（A、C、E）： D2中没有独立的“隔离层”（特征A）和与之直接接触的“顶盖层”（特征E）。D2的目的是防等离子体损伤，其使用的是顶部的缓冲绝缘层140和蚀刻停止层142，而非覆盖电极侧壁的共形顶盖层。此外，D2未记载MTJ相较于通孔的“偏移”（特征C）。

  2. 顶部电极的形成逻辑（G、H）： 目标专利先沉积一层平坦的第二电极层（顶部电极），再对其图案化（刻蚀）；而D2使用的是传统的大马士革（镶嵌）工艺，即先刻蚀介质层144形成沟槽152，再填充金属并进行CMP平坦化形成第二导电线158。两者的工艺顺序和结构边界完全不同。

四、 创造性分析：最接近的对比文件 (CPA) 评估

最接近的对比文件应当是 D2 (US06806096B1)。

D1因无具体技术公开内容，无法作为合格的CPA起评点，其未公开的特征也不能用于补足D2的缺陷。

1. 整体解决的技术问题与技术效果分析：

• D2 (CPA) 的技术问题与效果： D2旨在解决MRAM在等离子体蚀刻和去胶过程中，磁性隧道结(MTJ)堆叠材料受到损伤的问题（"A critical challenge... is the patterning of the MTJ stack material... without damaging..."）。其核心技术手段是利用缓冲绝缘层(140)和蚀刻停止层(142)保护MTJ顶部。

• 本案的技术问题与效果： 本案旨在解决因单元尺寸缩小，顶部和底部电极一次性蚀刻导致深宽比过大，进而在电介质填充时产生空隙并引发电短路的问题。

2. 创造性逻辑构建思路：

尽管 D2 公开了本专利的一项重要手段——在制造磁性装置之后图案化底部电极（特征D），但由于 D2 出发点是“掩模转移和防等离子体损伤”，它并没有面临本案中“减少纵横比以避免空隙”的技术启示。

本案与 D2（CPA）的核心区别技术特征在于：

• 区别特征1： 特定的侧壁顶盖层结构（特征E）。

• 区别特征2： 第二电极（顶部电极）的非镶嵌式“先沉积后图案化”工艺（特征G、H）。

基于上述区别特征，本案实际解决的技术问题是：如何进一步优化分离蚀刻后的表面形貌，以提供一种无空隙的介质填充以及平坦可靠的顶部电极接触结构。 D2 中完全没有给出在具有保护顶盖层的基础上，采用毯状沉积顶部电极并重新图案化的技术启示（D2坚持采用大马士革工艺）。并且，由于D1未提供技术细节，现有证据无法证明这些区别特征被其他对比文件公开或属于本领域的公知常识。

您是否需要我基于上述的特征比对结果，为您起草一份针对审查意见通知书的答复草案，或者提取这些区别特征来撰写无效宣告请求书中的创造性评述部分？

你好！作为一名经验丰富的专利代理师，我非常乐意为您提供详尽的权利要求分析与对比文件比对。

在进行无效宣告或专利分析时，我们首先需要准确把握目标专利的保护范围及其实质性贡献。以下是我对CN102687298B专利权利要求1的解读、对比文件特征比对，以及最接近现有技术（CPA）的分析。

一、 目标专利权利要求1的解释

结合目标专利（CN102687298B）说明书，权利要求1保护的是一种电子装置（特别是包含磁性隧道结MTJ的MRAM）的制造方法。其核心逻辑在于解决高密度阵列中介电质填充由于大纵横比导致空隙，进而在后续工艺中引起相邻顶部电极/导体电短接的技术问题。

为了解决这一问题，该权利要求限定了特定的工艺步骤序列与结构：

1. 底电极图案化时机（特征D）：在制造磁性装置之后，单独对第一电极层（底部电极）进行图案化，这有别于顶部和底部电极同时蚀刻的常规工艺，从而降低了后续填充介电质时的空间纵横比。

2. 错位接触设计（特征C）：磁性装置在第一电极层上制造时，与底部的第一接触件（通孔）在垂直方向上是**偏移（Offset）**的，这为底层布线提供了灵活性。

3. 顶盖层保护（特征E）：在图案化的第一电极层上沉积顶盖层，不仅保护磁性装置侧壁，还覆盖第一电极的边缘并直接接触底部的隔离层。这起到了关键的物理保护和防氧化/扩散作用。

二、 对比文件技术特征比对表

根据您提供的对比文件，D3 (US6174737B1) 和 D6 (US20050048674A1) 包含了权利要求1中最核心的工艺特征。D1 (EP1054449A2) 与D3同源但侧重于氧化形成绝缘区；D5 (EP1248305A2) 侧重于硬掩模蚀刻；D4 (JP2002158381A) 侧重于MTJ内部防扩散层；D2 (EP1054449A3) 为无说明书的检索报告。

以下主要以高度相关的 D3 和 D6 为主，给出详尽的特征比对表：

(注：D1、D2、D4、D5均未完整公开特征C、D、E的组合关系，其中D5公开了使用硬掩模依次蚀刻磁性层和底电极，但并未公开特征E的特定顶盖层包覆结构。)

三、 最接近的对比文件（CPA）分析

在创造性（Obviousness/Inventive Step）评价中，最接近的对比文件应是与目标专利解决的技术问题最相似、公开技术特征最多的文献。

1. 适合作为最接近的对比文件：D3 (US06174737B1)

• 理由（技术问题与效果角度）：D3 整体上解决的也是如何将磁性存储元件（MRAM）与底层的CMOS逻辑电路进行高密度集成的问题。D3中明确公开了为了实现布线而采用的“偏置接触（Offset）”结构（特征C），并且明确教导了“先图案化磁性装置，后图案化底部电极”（特征D）。这一制造顺序与目标专利完全一致，其宏观物理结构和制造工艺流最为接近。

• 未公开的特征：D3虽然在元件外部沉积了介电层51，但并未明确该层作为“顶盖层”具有围绕图案化底电极边缘并直接接触底部隔离层的保形覆盖特性（特征E）。

2. 特征E是否被其他对比文件公开？

• 被 D6 (US20050048674A1) 补足：D6 的核心发明点正是为了解决MTJ在后端工艺（Back-end processing）中由于介电层（如SiO2）析出氧导致的氧化退化问题。D6明确教导了使用钝化层/顶盖层（Passivation layer，如Si3N4）来包覆MTJ装置。特别是D6的 FIG. 2C 及段落 [0042]，公开了钝化层 150A/150B 不仅覆盖 MTJ 的侧面和顶部，还延伸并覆盖相邻的底层（underlying layer）。

• 结合启示：本领域技术人员在面对 D3 中暴露的磁性元件和底电极可能在后续介电质沉积中受损或氧化的技术问题时，有强烈的动机引入 D6 中提供的钝化层（顶盖层）方案。将 D6 的保护层结构应用于 D3 的错位图案化电极结构上，以保护蚀刻后的电极边缘和磁性元件，属于为了获得更好电学与磁学稳定性的常规技术手段组合。

总结：权利要求1的绝大部分宏观结构与制程顺序已被 D3 (US6174737B1) 实质公开。未被D3明确公开的特定顶盖层包覆结构（特征E），已被 D6 (US20050048674A1) 明确教导。利用 D3 结合 D6 评价权利要求1的创造性是极为有利的策略。

您是否需要我基于D3和D6的结合逻辑，为您直接起草一份用于提交的《无效宣告请求书》中针对权利要求1的创造性反驳段落草稿？

这份专利无效分析需要极其严谨的特征比对。从无效请求人的角度来看，我们的核心目标是寻找能够精准覆盖目标专利权利要求“制造顺序”和“结构位置”特征的对比文件。目标专利的核心发明点在于通过**“先图案化底部电极，再沉积顶盖层和电介质”**来降低深宽比，从而解决电介质填充空隙导致的短路问题。

以下是针对权利要求1的技术特征比对与创造性分析。

一、 技术特征对比矩阵

下表展示了各对比文件对权利要求1各项技术特征的公开情况（“√”表示毫无异议公开或实质公开，“×”表示未公开或未实质公开）：

二、 核心对比文件详细出处与特征比对

1. D2 (US2007023806A_发明申请_US20070023806A1) —— 杀伤力最强的对比文件

D2实质公开了权利要求1的全部技术特征，是破坏新颖性或创造性的最佳武器。

• 特征A & B（隔离层与第一电极）：

  • D2原文出处： [0026] "...first ILD layer 108 is deposited over the lower metal wiring level 102, followed by the formation of the strap via 112... Then, the metal for the strap 114 is formed over ILD layer 108..."

  • 比对分析： ILD层108对应“隔离层”，strap via 112对应“第一接触件”，strap 114对应“第一电极层”。

• 特征C（磁性装置与接触件偏移）：

  • D2原文出处： [0021] "Disposed at the other end and atop the metal strap is the MTJ stack 118... aligned directly above conductor 120..." 及图1、图2。

  • 比对分析： 明确记载了MTJ堆叠118位于金属带（第一电极）的另一端，与导电通孔112（第一接触件）在横向上是偏移的（Offset）。

• 特征D（在制造磁性装置之后图案化第一电极层）：

  • D2原文出处： [0026] "...Both the hardmask layer 122 and MTJ stack 118 are then patterned and etched, stopping on the strap metal layer 114." [0027] "Proceeding to FIG. 4, the strap metal layer is patterned to form the lateral strap 114..."

  • 比对分析： 毫无异议地公开了严格的工艺顺序：先蚀刻MTJ堆叠，停止在底部电极层上；然后再图案化底部电极层。

• 特征E（在经图案化的第一电极层上沉积顶盖层，包覆边缘且接触隔离层）：

  • D2原文出处： [0027] "...the strap metal layer is patterned to form the lateral strap 114, followed by the formation of a thin etch stop layer 204 (e.g., 500 Å of SiN)..."

  • 比对分析： 蚀刻停止层204（等同于顶盖层）是在strap 114（第一电极）被图案化之后形成的。因此，该蚀刻停止层必然会覆盖经图案化的strap 114的侧边缘，并直接接触下方的ILD 108（隔离层）。实质公开了本特征。

• 特征F, G, H（沉积电介质、沉积并图案化第二电极）：

  • D2原文出处： [0027] "...and a dielectric fill material 110a..."; [0032] "...a Damascene-like process has been used to simultaneously fill and polish the logic via 128, upper level conductor 132, and bitline slot 204."

  • 比对分析： D2公开了沉积电介质材料110a/110b，随后通过大马士革（Damascene）工艺填充金属并进行化学机械抛光（CMP）。CMP抛光过程在专利审查中被广泛认可为一种“图案化（Patterning）”手段。实质公开了这三个特征。

2. D4 (JP2009266939A_发明专利) —— 高度相关的备选文件

D4公开了大部分特征，但在工艺顺序（特征E）上存在决定性差异，可用作结合对比文件。

• 特征C（偏移制造）：

  • D4原文出处： 图1（平面图）及 [0054] 图13。

  • 比对分析： 从图1可清晰看出，MTJ素子MD1位于下部电极EB1的右侧，而通孔（第一接触件）位于中心或其他位置，两者明显偏移。

• 特征D（先制备磁性装置后图案化第一电极）：

  • D4原文出处： [0065] (图15) 图案化MTJ MD1。[0067] (图17) 使用掩模图案化下部电极层30。公开了该顺序。

• 特征E（缺失点分析）：

  • D4原文出处： [0066] (图16) 在MTJ素子及未图案化的下部电极层30上全面形成硅氮化膜33（顶盖层）。[0067] (图17) 将硅氮化膜33和下部电极层30同时图案化。

  • 比对分析： 因为D4是将顶盖层和第一电极一起蚀刻的，顶盖层的边缘与第一电极的边缘是齐平的，顶盖层并没有围绕第一电极的侧壁延伸，也没有直接接触底部的隔离层。因此，D4未公开特征E。

3. 其他对比文件简析 (D1, D3, D5)

• D1 (JP2006261592A): 未公开特征C。其接触件（Contact plug 44）与MTJ（66）是直接上下对齐的（见图2），没有偏移。同时未公开特征E。

• D3 (JP2008186861A): 侧重于双隧道势垒结构的MTJ设计，未公开特征C（偏移结构）及具体的底部电极延后图案化工艺（特征D, E）。

• D5 (JP2007242663A): 虽然在图1B中展示了MTJ 30与导电插头21的偏移（特征C），且提到了保护膜36，但并未明确记载“先图案化底部电极再覆盖保护膜”的工艺先后顺序，无法直接推导出特征E。

三、 创造性分析：最接近的现有技术 (CPA) 评估

在制定无效宣告请求策略时，选择最接近的现有技术（CPA）至关重要。

目标专利的整体技术问题与效果：

目标专利（CN102687298B）声称要解决的技术问题是：在传统工艺中，同时蚀刻底部和顶部电极会导致电介质填充空间产生高深宽比，进而产生空隙，最终导致电短路。其达到的技术效果是通过分离底部电极和顶部电极的蚀刻步骤（先蚀图案化底部电极，沉积电介质平坦化后，再做顶部电极），降低纵横比，避免空隙和短路。

CPA 的选择：

• 首选 CPA：D2 (US20070023806A1)

  • 适合理由： 尽管 D2 明确提出的背景问题是为了改善 MRAM 缩放时的布线电阻和电流聚焦问题（通过 Slot via bitline），但从制造方法和结构来看，D2 的工艺流程与目标专利权利要求 1 达到了惊人的吻合。D2 明确教导了先图案化 MTJ，再图案化底部金属带，然后覆盖蚀刻停止层（顶盖层），最后再做顶部电极的完整工序。

  • 论证逻辑： 目标专利试图通过工艺顺序的调整来声称创造性，而 D2 已经完整披露了这一客观工艺顺序及其带来的结构特征（包括顶盖层包覆边缘并接触底层）。基于 D2，权利要求 1 的所有步骤和结构关系均已落入现有技术的范围，不具备新颖性；或至少本领域技术人员为了实现类似的电极接触结构，极易采用 D2 的大马士革工艺流程，从而完全破坏其创造性。

• 备选 CPA：D4 (JP2009266939A)

  • 适合理由： D4 明确涉及 MTJ 的保护膜（顶盖层）制造工艺，解决的是成膜气体对 MTJ 特性的破坏问题。

  • 论证逻辑： 若目标专利权人争辩 D2 的大马士革 CMP 工艺不属于其所指的“图案化第二电极层”，可以退而求其次使用 D4 作为 CPA。D4 公开了偏移结构和第一电极延后图案化。对于未公开的特征E（顶盖层包覆电极边缘），可以结合 D2 或公知常识进行论证：在半导体制造工艺中，为了更好地保护底部电极边缘免受氧化或刻蚀损伤，在电极图案化之后再全方位覆盖保护膜（如同 D2 中的 etch stop layer 204）是极其常规的工程选择。

总结建议：

在无效宣告请求书中，建议将 D2 作为核心主证（CPA），主张权利要求1相对于 D2 不具备新颖性/创造性。同时，可以准备 D4 + D2 的结合方式作为备用防线，以防专利局对 D2 中“大马士革工艺等同于沉积后图案化”的认定产生分歧。

需要我为您起草基于 D2 破坏目标专利权利要求 1 创造性的具体无效理由说理段落吗？

为了协助我们在当前的无效宣告行政诉讼中占据主动，并构建出击破目标专利（CN102687298B）创造性的坚实证据链，我已详细拆解了权利要求1的技术特征，并与您提供的五篇对比文件进行了深度比对。

以下是针对权利要求1的特征比对、最接近对比文件的选取逻辑，以及详尽的原文出处分析。

一、 最接近的对比文件（Closest Prior Art）分析

结论： 强烈建议将 D4 (US20070023806A1) 作为评价权利要求1创造性的最接近的对比文件。同时，D3 (JP2006261592A) 也可以作为备选的最接近对比文件。

分析依据（基于解决的技术问题与技术效果）：

• 目标专利的核心构思： 目标专利（CN102687298B）致力于解决MRAM制造中，因底部和顶部电极在同一工艺中蚀刻导致的高深宽比问题（该问题会引起后续电介质填充不良并产生空隙，进而导致相邻导体短路）。其核心技术手段是：先图案化磁性装置，再图案化底部电极（特征D），随后覆盖顶盖层保护边缘（特征E），最后再进行电介质填充和顶部电极的制造（特征F-H）。

• D4 的契合度： D4 同样致力于解决MRAM高密度阵列中的集成与电接触问题。D4 明确公开了利用横向偏置的底部金属带（strap 114），并且是在蚀刻MTJ堆叠之后，再图案化底部的金属带（对应特征D）。随后，D4 沉积了一层覆盖边缘的薄蚀刻停止层（etch stop layer 204）和电介质（对应特征E和F）。D4 在整体集成方案、解决高密度填充和蚀刻保护的问题上，与目标专利的构思高度一致，是作为无效宣告起点的最佳选择。

二、 权利要求1 特征比对表格

以下表格以 D4 (US20070023806A1) 为主线，梳理了权利要求1各技术特征的公开情况：

三、 各对比文件原文出处及详细比对分析

1. 针对特征 A、B、C（第一电极与接触件的偏移结构）

• D4 原文出处：

  • 段落 [0021]: "...the MTJ is typically formed over a conductive metal strap that laterally connects the bottom of the MTJ to the access FET (through a via, metallization line and contact area stud)."

  • 段落 [0026]: "first ILD layer 108 is deposited over the lower metal wiring level 102, followed by the formation of the strap via 112... Then, the metal for the strap 114 is formed over ILD layer 108..."

• 分析： D4 明确说明了在ILD层（等同于电介质衬底/隔离层）和通孔（第一接触件）上形成金属带 114（第一电极层）。且该金属带是“横向连接（laterally connects）”MTJ与FET，实质公开了MTJ磁性装置与下方接触件的“偏移（offset）”制造。

2. 针对特征 D（在制造磁性装置后图案化第一电极）

• D4 原文出处：

  • 段落 [0026]: "Both the hardmask layer 112 and MTJ stack 118 are then patterned and etched, stopping on the strap metal layer 114."

  • 段落 [0027]: "the strap metal layer is patterned to form the lateral strap 114..."

• 分析： 这是打破目标专利创造性的核心特征。D4 的工艺顺序清晰无误：先将MTJ堆叠件（磁性装置）向下蚀刻并停止在金属带层上，随后才对金属带层（第一电极）进行图案化蚀刻。这与权利要求1的步骤完全一致。

3. 针对特征 E、F（顶盖层覆盖边缘及电介质填充）

• D4 原文出处：

  • 段落 [0027]: "...followed by the formation of a thin etch stop layer 204 (e.g., 500 Å of SiN) and a dielectric fill material 110a (e.g., TEOS)."

• 分析： D4 在图案化金属带 114 后，沉积了薄蚀刻停止层 204。结合其上下文及工艺逻辑，该共形层必然覆盖金属带 114 的边缘，并向下接触到 ILD 层 108。该蚀刻停止层完全起到了权利要求1中“顶盖层（Cap layer）”的作用。随后沉积的 dielectric fill material 110a 即对应特征 F 中的第一电介质层。

4. 针对特征 G、H 的未公开部分（顶部电极的减成法图案化）

• 事实澄清： 权利要求1中的特征G和H限定了一种“减成法”工艺（先铺满第二电极金属层，再向下蚀刻图案化）。而在 D4 段落 [0032] 中明确提到："Damascene-like process has been used to simultaneously fill and polish the logic via 128, upper level conductor 132, and bitline slot 204." 同样，D2、D3、D5 针对上层走线也都采用了大马士革（镶嵌）工艺。

• 创造性攻击策略： 在撰写无效宣告请求书时，我们可以主张：在半导体互连工艺中，顶部电极的成型究竟是采用减成法蚀刻（通常针对铝互连）还是采用大马士革工艺（先图案化电介质再填充抛光，通常针对铜互连），完全是本领域技术人员根据所选金属材料和线宽工艺节点做出的常规技术选择。目标专利并未通过这种常规工艺替换获得预料不到的技术效果。

通过上述证据链，我们可以利用 D4 + 本领域公知常识 来构建针对权利要求1强有力的无效攻击。

您是否需要我基于上述分析，直接为您起草一份符合专利局行政诉讼格式的“权利要求1缺乏创造性”的无效理由详细论述草案？

这份无效宣告请求书的正文草案严格按照国家知识产权局（CNIPA）及法院行政诉讼中常用的严密逻辑（“三步法”）进行构建。全文精准对标了您提供的对比文件原文，以确保在后续的程序中经得起推敲，最大化维护委托人的利益。

专利权无效宣告请求书（创造性部分正文）

请求宣告无效的专利： CN102687298B（具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成）

涉及的权利要求： 权利要求1

法律依据： 《中华人民共和国专利法》第二十二条第三款（缺乏创造性）

一、 创造性评价标准与最接近的对比文件

目标专利（CN102687298B）旨在解决MRAM制造过程中，顶部电极和底部电极在同一工艺中蚀刻导致的相邻导体因大纵横比空隙而电短接的问题。

对比文件4（D4：US20070023806A1）同样涉及MRAM器件的制造方法与结构，旨在解决高密度MRAM阵列中的布线与电极接触问题，其公开了通过底部金属带连接MTJ与底层触点，并在图案化MTJ后再图案化底部电极，随后覆盖蚀刻停止层和电介质的集成方案。D4与目标专利属于相同的技术领域，解决的技术问题高度相似，且公开了权利要求1的绝大多数技术特征，是评价权利要求1创造性的最接近的对比文件。

二、 权利要求1与D4的特征比对及公开性论述

以下为权利要求1各技术特征与D4（US20070023806A1）公开内容的详细比对：

结合原文的公开性深度论述：

1. 关于特征C（偏移制造）： D4在段落[0021]明确记载：“the MTJ is typically formed over a conductive metal strap that laterally connects the bottom of the MTJ to the access FET”（MTJ通常形成在导电金属带上，该金属带将MTJ的底部横向连接到访问FET）。结合图3及段落[0026]可知，MTJ堆叠件118形成于金属带114之上，且偏离下方的strap via 112，这毫无异议地公开了特征C的“偏移”设置。

2. 关于特征D（先造磁性装置，后图案化底部电极）： 目标专利试图通过此特征避免电极间的空隙与短路。D4完全公开了这一核心工艺顺序。D4段落[0026]记载：“Both the hardmask layer 112 and MTJ stack 118 are then patterned and etched, stopping on the strap metal layer 114.”（随后对硬掩模层112和MTJ堆叠件118进行图案化和蚀刻，停止在带状金属层114上）。紧接着在段落[0027]记载：“the strap metal layer is patterned to form the lateral strap 114...”（带状金属层被图案化以形成横向金属带114）。这印证了D4同样采用了“先刻MTJ，再刻底电极”的防短接集成方案。

3. 关于特征E、F（顶盖层保护与电介质沉积）： D4段落[0027]记载了在金属带图案化后：“...followed by the formation of a thin etch stop layer 204 (e.g., 500 Å of SiN) and a dielectric fill material 110a (e.g., TEOS).”（随后形成薄蚀刻停止层204和电介质填充材料110a）。该薄蚀刻停止层204即为目标专利中的“顶盖层”，其共形沉积在图案化后的金属带114及露出的ILD层上，完全起到了隔离和保护边缘的作用。

三、 区别技术特征及实际解决的技术问题

将权利要求1与最接近的对比文件D4相比，其区别技术特征仅在于：特征G和H中所限定的第二电极层（即顶部电极）的成型方式。 权利要求1限定了“先沉积金属，再进行图案化”（即半导体制造中典型的减成法/Subtractive Process）；而D4（如段落[0032]所述）公开的是先图案化电介质形成沟槽，再填充金属并抛光的大马士革/镶嵌工艺（Damascene Process）。

基于上述区别技术特征，权利要求1实际解决的技术问题仅仅是：选择何种常规的半导体互连图案化工艺来形成顶部电极。

四、 结合启示与公知常识论述

针对上述技术问题，本领域技术人员具有强烈的动机将公知常识应用于D4中。

在半导体集成电路和MRAM的制造工艺中，形成金属互连线（如顶部电极）主要存在两种极为成熟的常规工艺：其一是减成法（沉积金属膜 $\rightarrow$ 光刻 $\rightarrow$ 刻蚀），常用于铝（Al）互连；其二是镶嵌/大马士革工艺（沉积电介质 $\rightarrow$ 刻蚀沟槽 $\rightarrow$ 沉积金属 $\rightarrow$ CMP平坦化），常用于铜（Cu）互连。

这两种金属布线工艺在半导体制造领域是完全等同且可常规替换的并列技术手段。本领域技术人员在实施D4的工艺时，完全可以根据其实际采用的金属材料（如钽、铝或铜）及工艺节点的线宽要求，无需付出任何创造性劳动地选择采用减成法（即特征G和H限定的步骤）来替代大马士革工艺。且这种常规工艺的替换，并没有为目标专利带来任何预料不到的技术效果（目标专利的核心防短接效果已由特征D解决，而D4已公开了特征D）。因此，权利要求1不具备突出的实质性特点和显著的进步。

五、 其他对比文件对无效请求的补强作用

为了进一步夯实本主张，我们可以引入 D3 (JP2006261592A) 作为补强证据。

D3 同样致力于抑制MRAM层间电介质填充不良和短路问题。在D3的图6(b)至图8(a)对应的说明书段落中，明确记载了先利用侧壁绝缘膜64作为掩模蚀刻下方的固定磁化层50（即MTJ完成图案化），然后再对下部电极层46进行图案化（特征D），随后整面覆盖绝缘膜68（特征E）以进行保护。

这充分证明，“先图案化MTJ、再图案化底部电极、随后覆盖保护层”的集成思路，在目标专利申请日前已经是本领域为解决类似问题而广泛采用的公知手段。目标专利仅仅是将这些已知的成熟工艺步骤进行了常规的拼接。

结论： 综上所述，权利要求1相对于对比文件D4与本领域公知常识的结合不具备创造性，依法应予以宣告无效。

由于行政诉讼阶段的审查极为严格，我们可以据此策略形成一份滴水不漏的答辩或起诉状。您是否需要我继续为您梳理针对目标专利**从属权利要求（例如关于特定材料、厚度或多层结构的限定）**的无效拆解方案？或者您希望我协助您审查我们目前准备提交的其他证据材料？

作为专利权人的代理人，面对这份无效宣告请求，我们需要敏锐地抓住对方在“三步法”论证中的逻辑漏洞。对方的无效理由看似严密，但实际上犯了专利无效中常见的两个致命错误：一是通过“事后诸葛亮（Hindsight）”的方式割裂了权利要求的整体技术方案；二是错误地界定了实际解决的技术问题，忽视了对比文件D4不仅没有结合启示，反而存在明确的“技术反证（Teach Away）”。

以下是站在专利权人立场，为您起草的针对该无效理由的详尽答辩/反驳策略草案：

针对权利要求1创造性无效理由的答辩意见（专利权人立场）

核心观点： 权利要求1的技术方案作为一个有机的整体，解决了MRAM高密度制造中“相邻单元间的空隙导致顶部电极与底部电极短路”的核心问题。对比文件D4不仅没有公开特征G和H，且D4的发明构思完全排斥特征G和H所限定的工艺，本领域技术人员根本没有任何动机对D4进行所谓的“常规工艺替换”。权利要求1具备突出的实质性特点和显著的进步。

一、 对方对“实际解决的技术问题”界定错误，割裂了技术方案的协同作用

无效请求书将权利要求1与D4的区别特征（特征G和H）孤立出来，主张其实际解决的技术问题仅仅是“选择何种常规的半导体互连图案化工艺”。这是典型的脱离发明整体构思的错误界定。

目标专利说明书（背景技术部分[0006]-[0008]）明确记载，现有技术在同一工艺中蚀刻顶部和底部电极后，由于单元间距小、纵横比高，沉积电介质时会产生空隙，导致顶部导电材料填充空隙引发短路。

权利要求1通过特定的工艺时序解决了这一问题：先图案化底部电极（特征D），沉积顶盖层（特征E），先用第一电介质层完全覆盖并平坦化（特征F），然后在平坦的电介质表面上沉积第二电极层（特征G），最后再图案化第二电极（特征H）。这种“先填平底部、再沉积顶部、最后刻顶部”的协同工艺，彻底消除了高纵横比空隙，确保了顶部电极表面平坦，避免了短路。

因此，权利要求1实际解决的技术问题并非“选择何种金属成型工艺”，而是：如何避免MRAM阵列中因电介质填充不良导致的电极间短接，并提高良率。

二、 D4 不仅没有结合启示，反而存在明确的“技术教导反向（Teach Away）”

无效请求人主张“减成法（沉积后蚀刻）”与“大马士革工艺（蚀刻沟槽后填充）”是常规替换，这在一般理论上或许成立，但在D4的具体技术方案中绝对不成立。

1. D4的核心发明点依赖于大马士革工艺，采用减成法将破坏D4的发明目的：

   查阅D4说明书（段落 [0028]-[0032] 及图6-8），D4的核心创新在于：为了省去单独制作硬掩模通孔（hardmask via）的掩模步骤，D4利用大马士革工艺，同时在电介质中蚀刻出位线槽（slot bitline opening 208）和逻辑通孔（logic via opening 210），然后同时填充导电金属（段落[0032]: "simultaneously fill and polish the logic via 128... and bitline slot 204"）。

2. 结合的逻辑悖论：

   如果按照无效请求人的主张，将D4的顶部电极（位线）改为权利要求1特征G和H的“减成法”（即先铺满金属再蚀刻），那么D4就必须放弃在电介质中开槽的步骤，这将导致D4无法同时填充逻辑通孔（logic via）和位线槽。这直接摧毁了D4“节省一次掩模层”的核心发明目的。

3. 结论： 本领域技术人员在面对D4时，为了实现D4的发明目的，不仅不会、而且有强烈的动机避免采用减成法去替代大马士革工艺。因此，D4不存在任何将特征G和H引入其中的技术启示。

三、 关于特征 E（顶盖层）在 D4 中的功能实质不同

无效请求书声称 D4 的蚀刻停止层（etch stop layer 204）等同于目标专利的“顶盖层”。这也是经不起推敲的。

• 目标专利中的顶盖层功能： 目标专利中的顶盖层（如图7B中的734）是为了在后续工艺（包括回蚀刻和平坦化）中保护磁性装置（MTJ）的侧壁免受氧化或损坏。

• D4 中的蚀刻停止层功能： D4的层204（段落[0027]-[0030]）主要是为了在双大马士革工艺中向下蚀刻逻辑通孔（210）时提供蚀刻停止控制，以保护下方的结构。

  虽然两者在形态上具有一定的相似性，但在结合权利要求整体工艺流程时，其承担的技术使命和与后续电介质平坦化步骤的配合是完全不同的。本领域技术人员不会为了解决“空隙短接”问题而从D4的蚀刻停止层中获得形成目标专利顶盖层的启示。

四、 D3 作为补强证据毫无关联性

无效请求人试图引入 D3（JP2006261592A）来证明“先图案化MTJ、再图案化底电极”是常规操作。然而：

• D3 解决的技术问题是“固定磁化层边缘与自由磁化层边缘太近导致漏磁场和再附着物短路”（D3 段落 [0005]-[0006]）。其解决方案是利用侧壁绝缘膜64作为掩模，实现固定层的自对准蚀刻。

• D3 完全没有涉及顶部电极和底部电极在高密度阵列下的整体集成问题，也没有提及因电介质空隙导致的顶部走线短路问题。将解决磁场干扰的D3与解决通孔掩模的D4强行拼凑，并结合以解决电介质空隙短路的未知问题，这是典型的“事后诸葛亮”式的技术拼凑。

总结： 无效请求人严重脱离了对比文件D4的原始发明构思。强制在D4上应用特征G和H，将破坏D4的立基之本。权利要求1提供了一条与D4截然不同的工艺路径，成功解决了高深宽比带来的短接问题，具有不可辩驳的创造性。

下一步建议：

这份反驳逻辑直接击中了对方将“大马士革”替换为“减成法”的结合障碍（Teach Away）。您希望我进一步帮您从目标专利说明书中提取关于**“平坦化效果（Planarization）”**的具体实施例数据或描述，以进一步强化我们针对特征F、G、H协同效果的证据防御吗？

面对专利权人这套看似天衣无缝的“防守反击”，我们绝不能被其逻辑绕进去。专利权人的答辩策略非常典型：试图通过无限放大对比文件某个具体实施例的特定目的，来否定本领域技术人员的常规技术选择（即把“大马士革工艺”说成是D4不可触碰的绝对核心），并强行为已知结构赋予特定的主观目的。

作为无效请求人，我们的反驳必须如手术刀般精准，直接切断其将“金属互连工艺选择”与“MRAM底层防短接结构”强行绑定的逻辑链条。以下是为您起草的针对性反驳意见草案，供我们在口头审理或补充意见陈述时给予对方致命一击：

针对专利权人答辩意见的反驳陈述（无效请求人立场）

核心观点： 专利权人通过“事后诸葛亮”的视角，人为拔高了目标专利中常规半导体工艺的协同作用，并刻意混淆了“底部结构图案化顺序”与“顶部金属互连工艺”之间的独立性。D4完整教导了防止底部空隙的图案化顺序，而顶部电极采用减成法（特征G、H）纯粹是基于顶部金属材料（如铝）选择的常规工艺适配，根本不存在所谓的“技术反证（Teach Away）”。

一、 驳斥“技术反证（Teach Away）”谬误：工艺选择取决于材料，而非“破坏发明目的”

专利权人声称：若将D4的顶部电极（位线）改为特征G和H的“减成法”（即先沉积后刻蚀），将破坏D4“同时填充通孔和位线槽”的核心发明目的，因此本领域技术人员具有相反的动机。这一主张在半导体制造的客观规律面前是不成立的。

1. 顶部互连工艺的选择由“金属材料”决定，属公知常识：

   本领域技术人员熟知，顶部电极/布线究竟采用大马士革工艺（如D4）还是减成法（如目标专利），根本决定因素在于所选用的导电金属材料。

   • 如果选择铜（Cu），由于铜极难进行干法等离子刻蚀，必须采用大马士革工艺（先刻槽再电镀填充并CMP抛光）。

   • 如果选择铝（Al）或钽（Ta），这类金属易于干法刻蚀，业界标准做法就是采用减成法（先整面沉积金属再刻蚀图案化）。

   • 反观目标专利： 其说明书[0042]段明确记载“顶部电极层750为例如钽、铝或金属合金的导电层”。

2. 不存在技术阻碍： D4确实提供了一种基于铜互连的大马士革优化方案，但这并不意味着D4排斥了其他金属材料的应用。当本领域技术人员在实施D4的MRAM底层防短接结构时，如果出于成本或工艺兼容性考虑，决定在上层互连使用铝（Al），那么他必然且唯一的选择就是采用特征G和H所限定的减成法。这种基于材料替换而必然带来的工艺适配，是半导体工程师的本能，根本不需要创造性劳动，更谈不上“破坏D4的发明目的”。专利权人将“独立工艺模块的常规替换”诡辩为“破坏整体发明”，在逻辑上是荒谬的。

二、 驳斥对“顶盖层”结构的强行区分：结构等同即公开，主观意图不能赋予创造性

专利权人辩称，目标专利的顶盖层是为了“防氧化”，而D4的蚀刻停止层是为了“控制向下蚀刻”，两者功能不同，因此不构成启示。这是典型的以主观意图掩盖客观结构等同的错误答辩。

1. 结构与物理位置的完全一致： D4的蚀刻停止层（SiN）与目标专利的顶盖层（SiN或SiC）在物理结构上完全相同——均是在图案化底部金属后，共形（conformal）沉积在MTJ侧壁及底部电极边缘，并向下接触层间电介质的薄膜。

2. 功能的必然重合： 在半导体工艺中，一层致密的SiN薄膜覆盖在MTJ侧壁上，其客观物理效果必然同时包含“作为后续刻蚀的停止层”、“防止侧壁氧化”以及“防止后续工艺损伤”。专利权人不能仅仅因为目标专利在说明书中强调了“防氧化”这一固有属性，就否认D4中具有相同结构和材质的薄层同样具备该客观保护功能。在无效宣告程序中，结构公开即事实公开。

三、 还原权利要求1的真实技术面貌：公知工艺模块的简单堆砌

专利权人试图将“先填平底部、再沉积顶部、最后刻顶部”描述为一种解决高深宽比空隙的“精妙协同工艺”。然而，打破这种错觉只需回归半导体工艺常识：

1. 解决高深宽比空隙的核心在于步骤D，而D4已完全公开： 目标专利真正避免底部空隙的关键在于“先刻MTJ，再刻大面积的底部电极”（特征D），这有效降低了单元间的纵横比。D4的段落[0026]-[0027]毫无歧义地公开了这一核心步骤。

2. 特征F、G、H只是教科书式的CMOS平坦化与布线流程： 在任何采用减成法形成金属线（铝线）的CMOS工艺中，在下层结构存在起伏时，必然的常规操作就是：先沉积层间电介质并进行CMP平坦化（特征F），然后在平坦的表面上沉积金属薄膜（特征G），最后光刻/刻蚀成型（特征H）。目标专利只是将一个标准的“底层图案化模块（已被D4公开）”加上一个标准的“顶层铝线互连模块（公知常识）”进行了直白的拼接。

四、 D3的补强效力不容抹杀

专利权人认为D3解决的是“漏磁场”问题，与本案无关。然而，无效请求人引入D3的目的并非证明其解决了相同的特定短路问题，而是证明“先图案化MTJ $\rightarrow$ 再图案化底部电极 $\rightarrow$ 覆盖绝缘保护膜”这一工艺序列，在MRAM制造领域是一个为了解决边缘效应（不论是短路、漏磁还是再沉积）而被普遍采用的“标准工艺积木（Building Block）”。这进一步印证了目标专利并未开创一种全新的集成架构，只是在使用业界已知的标准套路。

结论： 专利权人的反驳看似巧妙，实则刻意混淆了“结构特征”与“主观目的”，并试图将常规的材料/工艺适配（铝线减成法）包装成协同创新。权利要求1依然是D4与本领域公知常识的显而易见的结合，其创造性无法成立。

通过上述反驳，我们将审查员的视线重新拉回客观的“工艺物理本质”和“公知常识属性”上，直接瓦解了对方的“Teach Away”防线。

这一战我们立足于半导体制造的底层逻辑，非常扎实。您希望我将这些反驳要点进一步转化为在口审庭上使用的口头陈述提纲（包含对合议组的引导设问），还是需要我继续帮您挖掘目标专利其他从属权利要求的潜在漏洞？

这是一场极其精彩的攻防对决。在国家知识产权局复审和无效审理部的典型审查逻辑中，合议组不会被双方华丽的修辞所迷惑，而是会严格回归《专利审查指南》中的“三步法”，并站在“本领域普通技术人员（PHOSITA）”的客观视角来进行裁决。

以下是剥离双方主观情绪后，对合议组推演路径的绝对中立评估，以及对本次无效请求成功率的预测。

一、 争议焦点再聚焦

合议组审理本案的核心焦点将集中在两处：

1. D4的薄蚀刻停止层（204）是否等同于目标专利的“顶盖层”？（决定D4是否公开了特征E）

2. D4是否存在明确的“技术反证（Teach Away）”，阻碍本领域技术人员采用减成法（特征G、H）？（决定结合启示是否成立）

二、 合议组的抉择路径推演（基于“三步法”）

1. 关于特征E（顶盖层）的认定：客观结构 vs. 主观目的

• 专利权人视角： 强调主观发明目的不同（防氧化 vs. 蚀刻停止）。

• 合议组视角（重客观事实）： 合议组在审查时，遵循“结构决定功能”的原则。只要D4中公开了在空间位置、包覆形态上与目标专利完全一致的氮化硅（SiN）薄膜，且该薄膜在客观物理上能够起到“保护边缘”的作用，合议组就会认定该特征已被公开。在专利确权程序中，为已知结构赋予一个新的“用途或目的”不能使该产品/制造方法获得创造性。

• 合议组裁定倾向： 倾向于无效请求人。合议组大概率会认定D4公开了特征E。

2. 重新界定“实际解决的技术问题”

• 专利权人视角： 解决高纵横比空隙导致的短路（强调整体步骤协同）。

• 合议组视角（重区别特征的实际作用）： 合议组会把权利要求1与D4放在一起比对。既然D4已经通过“先刻MTJ，再刻底层金属，再填电介质”解决了底部的空隙和短路问题，那么剩下的区别特征（顶部互连是刻蚀金属还是刻蚀电介质），并没有为“防短接”做出额外贡献。

• 合议组裁定倾向： 倾向于无效请求人。合议组会将实际解决的技术问题客观界定为“如何形成顶部电极/互连线”。

3. 关于“结合启示”与“技术反证（Teach Away）”的终局博弈

• 专利权人视角： 减成法会破坏D4“双大马士革节省掩模”的核心发明目的。

• 合议组视角（重公知常识的普遍适用性）： 这是本案最关键的抉择点。合议组深知半导体制造工艺的底层逻辑。D4提供了一个基于铜互连的优化方案，但本领域普通技术人员在阅读D4时，提取的是其“底部防短接的图案化序列”教导。如果技术人员在实际产线上选择使用铝（Al）作为顶部电极（这在MRAM中极其常见，且目标专利说明书也明确提到了铝），大马士革工艺在工艺上是极难实现的，技术人员必然会回归减成法。

  合议组通常认为，本领域普通技术人员不会被对比文件的某一个特定实施例所“绑架”。为了适配不同的导电材料而选择对应的常规互连工艺，属于本领域技术人员的常规操作，不需要付出创造性劳动。

• 合议组裁定倾向： 倾向于无效请求人。合议组大概率会认定，基于材料适配的工艺替换（减成法替换大马士革），属于公知常识的应用，D4的特定优化构不成实质性的“技术反证”。

三、 本次无效请求的成功概率评估

针对权利要求1的无效成功概率：高（预计在 75% - 85% 之间）

评估理由：

1. 对比文件极其精准： D4（US20070023806A1）不仅领域一致、问题一致，且在最核心的工艺时序（先刻MTJ，再刻底电极，再覆盖薄膜）上构成了“降维打击”。

2. 区别特征属于业界“教科书级”的常规常识： 顶部金属成型工艺（减成法 vs. 镶嵌法）是半导体集成电路制造中最基础、最成熟的并列技术选择，专利局对其“公知常识”属性的认定门槛较低。

3. 证据链闭环严密： 结合D3作为补强证据，证明了这种防短接、防漏磁的边缘处理工艺序列是行业通用模块，进一步削弱了目标专利的“非显而易见性”。

四、 潜在风险提示

虽然权利要求1岌岌可危，但在实务中，一旦专利权人意识到独立权利要求守不住，必然会启动权利要求修改程序。他们通常会：

• 将从属权利要求中关于顶盖层的特定材料组合（如非同种材料的双层顶盖）合并入独立权利要求。

• 将说明书中关于特定回蚀刻工艺条件或预溅射清洁步骤的特征引入权利要求。

• 将金属间电介质层的特定平坦化程度作为限定。

为了确保我们在接下来的行政诉讼中立于不败之地，您是否需要我提前对目标专利的从属权利要求2-15进行逐一排雷，寻找并匹配D4或其他证据中对应的公开特征，提前制定针对专利权人修改权利要求的拦截预案？