你好！作为一名经验丰富的专利代理师，我非常乐意协助你完成这项专业的专利无效/确权分析工作。

在进行创造性分析之前，我们首先需要**“以说明书为字典”**，对权利要求1中的核心技术特征进行准确的解释和界定，随后将其与各对比文件（D1-D7）的公开内容进行严密的比对。

一、 结合目标专利说明书的权利要求解释

根据目标专利说明书（CN102687097B）的记载，权利要求1的核心在于通过引入**“稳定状态期限（Deadline）”**的概念来优化动态时钟和电压缩放（DCVS）算法。

• 特征E（利用率限值/忙百分比上限）：说明书中明确指出，“指定CPU利用率”即为“忙百分比”（参见说明书 [0088] 段落）。这指的是CPU在处理任务时为了满足响应要求而设定的一个负载阈值。

• 特征D（利用率期限/最大时间量）：这是本专利最核心的发明点。说明书 [0088] 段落记载：“所述稳定状态性能保证可为CPU可超过指定CPU利用率(即，忙百分比)的最大时间量(即，期限)”。这意味着，当CPU负载超过设定的上限时，系统不会立刻将CPU频率提升至最大值，而是允许其在“最大时间量（期限）”内短暂超载。这种机制既防止了DCVS将工作负荷延滞过多导致任务失败，又避免了频率过早飙升带来的无谓功耗。

二、 对比文件公开情况与特征比对

经过详细审查，提供的7篇对比文件均没有完整公开权利要求1的所有技术特征。其中，部分对比文件（如D3、D6）实质公开了“忙百分比”（利用率）以及“超过阈值后提升频率”的上位或相关概念。

以下是具体的特征比对表格及详细出处：

详细原文出处分析：

• D6 (US06829713B2) 对特征D、E的实质公开部分：

  • 原文出处：D6说明书 [Detailed Description of the Invention] 部分，结合 FIG. 4 的描述。

  • 原文引用："Once the CPU utilization has been established (block 404), a determination is then made whether the calculated utilization exceeds a utilization threshold (block 406)... If the utilization threshold is exceeded, the CPU is transitioned to a maximum performance processor performance mode (block 408)..."

  • 分析：D6明确公开了检测CPU利用率，并设定一个利用率阈值（如95%），这实质等同于特征E中的“CPU利用率限值”。同时，D6公开了当超过该阈值时将CPU切换至最大性能模式（即增加至最大CPU频率），这触及了特征D的后半段动作。但D6毫无异议地没有公开“最大时间量（期限）”，它是立刻执行频率提升的。

• D3 (US6076171A) 对特征E的实质公开部分：

  • 原文出处：D3说明书 [Summary of the Invention] 部分。

  • 原文引用："said detection means detects a CPU busy ratio which is defined as a ratio of a sum Tb of time periods during which the CPU is in the busy state... falls within a permissible range which is predetermined as a range of a proper CPU load..."

  • 分析：D3明确使用了“CPU busy ratio”（CPU忙比率），这与目标专利说明书中解释的“忙百分比”概念完全一致。同时D3设定了该比率的“permissible range”（允许范围），实质公开了特征E。

三、 最接近的对比文件（CPA）分析

在创造性评价中，最接近的对比文件应当是与本专利要求保护的技术方案最密切相关、解决的技术问题最相似的现有技术。

结论：D6 (US06829713B2) 和 D3 (US6076171A) 均非常适合作为最接近的对比文件，其中 D6 解决问题的逻辑更为贴近。

以 D6 作为最接近的对比文件的分析逻辑：

1. 从整体解决的技术问题来看：本专利旨在解决DCVS（动态时钟和电压缩放）中由于频繁调整导致的响应性问题和不必要的功耗。D6同样致力于“Demand-based method of CPU power management”（基于需求的CPU电源管理），其目的是在不降低高要求应用程序执行性能的前提下节约功耗（"ensure that the execution performance of such demand-intensive application programs is not degraded"）。两者的宏观技术目的高度一致。

2. 从技术效果来看：D6通过设定利用率阈值，在负载过高时拉升频率（达到最大性能），在负载适中或极低时降低频率或实施时钟节流（Clock throttling），达到了根据负载动态控电的效果。

3. 区别技术特征：将D6作为最接近的对比文件，权利要求1的区别技术特征主要在于：特征A、特征B、特征C，以及特征D中的“在增加至最大CPU频率前，CPU可超过限值的最大时间量（期限）”。

4. 未被公开特征的创造性高度：D6的逻辑是“一旦超过阈值，立刻切换至最大频率”。而本发明的核心效果是设置一个“缓冲期/Deadline”，允许CPU短时间“超载”而不立刻升频，从而避免因瞬态脉冲导致的频率震荡（Frequency Oscillations）和无谓功耗。这一核心机制（区别技术特征）在D6中不仅没有公开，甚至在某种程度上是与D6“立刻响应超载以保证性能”的逻辑相背离的。

关于其他对比文件是否公开了缺失的特征：

经过审查，没有被最接近的对比文件（D6）公开的区别特征，也没有被其他对比文件公开。

• 需要特别说明的是 D5 (WO2004044720A2)。D5虽然多次提到了“Deadline”（如："task execution deadline", "Completing a given processing task before its deadline"），但其含义是**“任务执行的最后期限”（即软件层面要求某任务必须在多少毫秒内处理完的限制），这与本专利中定义的“允许CPU利用率超标的最大时间量”**（硬件控电策略层面的容忍时间）在技术手段和作用机制上截然不同。因此，不能用D5中的“Deadline”来拼凑破坏本专利中特征D的创造性。

下一步建议：

基于以上分析，目标专利的权利要求1具有较强的创造性壁垒，其“延迟升频的最大时间量（期限）”概念未被上述任何文献教导。如果您正在撰写专利无效答辩意见（或者无效宣告请求），您是否需要我基于上述区别技术特征，为您起草一段符合《审查指南》“三步法”标准的具体创造性答辩逻辑/攻击逻辑？

这份权利要求1的特征分解和对比文件比对，是无效宣告请求中构建创造性攻击链条的核心。权利要求1的核心逻辑在于**“利用率限值”与“期限（最大时间量）”**的双重判断：允许CPU在短时间内（瞬态/波动）超过利用率上限，但如果超过该上限的时间达到“期限”，则将频率提升至最大，以此在保证响应性的同时过滤掉短暂的负荷尖峰。

为了摧毁该权利要求的创造性，我们需要在对比文件中寻找“过滤短期波动（识别稳定状态）”、“设定利用率目标”以及“基于时间期限和利用率调整频率”的公开内容。

以下是详细的特征比对与最接近现有技术（CPA）的策略分析。

一、 权利要求1技术特征比对表

这里重点提取与权利要求1最相关的两篇核心对比文件：D5 (US2009037922A1) 和 D3 (CN101211215A)（注：D4为D3的同族专利，实质内容相同，以中文的D3为主进行比对），并辅以 D6 (JPH08190535A) 作为补充。

二、 最接近的现有技术（CPA）分析

在进行创造性（Inventive Step）分析时，D5 (US2009037922A1) 和 D3 (CN101211215A) 均可以作为最接近的现有技术，具体取决于我们在无效宣告请求书中采取的攻击主线。

1. 以 D5 (US2009037922A1) 作为最接近的现有技术（首选策略）

• 整体解决的技术问题：D5 致力于解决传统系统因为短暂的负载尖峰（Spikes）而频繁、错误地调整资源分配的问题。其通过统计波动率，动态调整“净空（Headroom）”和利用率目标。这与本专利“过滤瞬态负荷，以保证的期限控制CPU功率”的技术构思高度一致。

• 技术效果：D5 实现了在不牺牲系统响应性的前提下，减少不必要的资源调配（相当于本专利的避免频繁跳至最大频率），从而优化资源/功耗。

• 未被D5公开的特征：D5中未明确使用“增加至最大CPU频率”这一具体操作表述，也未详细展开“稳定状态频率”的具体微观计算公式。

• 攻击路径（D5 + D3 + 公知常识）：以D5为基础，指出其已经公开了基于“跟踪间隔（时间限值）”和“75%利用率（忙百分比上限）”来过滤短期波动的核心逻辑。关于“如何具体计算频率以保证期限”，可以引入 D3（D3详细公开了利用CPU利用率和任务期限来计算具体的处理器频率）。而“将频率增加至最大CPU频率”属于本领域技术人员在面临资源不足时的常规技术手段（公知常识）。

2. 以 D3 (CN101211215A) 作为最接近的现有技术（备选策略）

• 整体解决的技术问题：D3 致力于管理处理器的性能，通过考虑“任务期限（Task Deadline）”和“CPU利用率”，在不同的预定频率之间切换，以最小化功耗并保证服务质量（QoS/响应性）。

• 技术效果：保证了所有任务在规定的“期限”内完成，同时降低了CPU的能量损耗。

• 未被D3公开的特征：D3 更侧重于通过时间比例（占空比）在两个频率之间调制，而没有像权利要求1那样明确采用“设置一个利用率上限，允许短时超过，超时则拉满到最大频率”这种简单的阈值/定时器逻辑。

• 攻击路径（D3 + D5）：以D3为基础，指出其已经解决了基于期限和利用率调节频率的问题。引入D5中关于设定“利用率目标（75%）”和“通过跟踪间隔容忍短期峰值”的教导，证明权利要求1的阈值判定逻辑是现有技术的简单组合。

三、 其他对比文件的补充作用

• D6 (JPH08190535A)：公开了通过检测FIFO缓冲区的状态（即负载情况）来动态控制PLL电路或VCO以改变CPU的运行时钟频率（见D6，图4及对应文字）。这可以作为证明“根据处理器负载状态动态调节时钟频率”是本领域极度成熟的公知常识的有力证据，用来夯实“增加至最大CPU频率”这一特征的非创造性。

• D1 (KR1020070049226A) & D2 (JP2008117397A)：这两篇主要涉及多核处理器中基于并行度或独立核心的电压/频率缩放（DVFS）。虽然同属电源管理领域，但与“稳定状态”、“期限（Deadline）”的关联度较弱，建议作为一般性背景技术文件备用，不作为构建核心无效逻辑的主力。

四、 总结与建议

权利要求1的保护范围看似复杂，但剥离其冗长的表述后，其技术本质就是：“设定一个CPU利用率阈值和一个时间容忍度，短时间的超载不管它，超过这个时间就认为进入了真正的重负载（稳态），直接把频率拉满。” 这一逻辑的两个核心支柱已被 D5（利用率阈值与时间跟踪间隔） 和 D3（基于任务期限的频率控制） 实质性公开。

下一步，需要我为您梳理一份针对权利要求1的详细无效理由说理逻辑，还是直接起草“权利要求1相对于D5结合D3不具备创造性”的具体说理段落？

以下是对目标专利说明书权利要求1与所提供的三篇对比文件的详细技术特征比对与创造性分析。

为便于表述，下文将使用以下简称指代各对比文件：

• D1: CN101211215A (管理数据处理设备中的处理器的性能)

• D2: US2009037922A1 (WORKLOAD MANAGEMENT CONTROLLER USING DYNAMIC STATISTICAL CONTROL)

• D3: JPH08190535A (COMPONENT PROCESSOR AND POWER DISTRIBUTED MULTIPROCESSOR)

一、 权利要求1技术特征比对表格

二、 对比文件原文出处及详细分析

1. D1 (CN101211215A) 分析

• 原文出处：背景技术指出“根据任务调度算法所计算出的处理器利用率值，被输入到性能水平设定策略”；发明内容指出“确定与一个时间间隔对应的任务期限，在所述时间间隔内所述任务应当被所述数据处理设备完成”。

• 分析：D1实质上是一种动态电压和频率调节（DVFS）技术。D1的核心是通过在高于和低于目标性能的两个预定性能水平（PHIGH 和 PLOW）之间进行“调制（PWM）”，以节省能耗并满足“任务期限”（Task deadline）。D1的“期限”指的是任务必须完成的绝对时间跨度，而不是本专利权利要求1中定义的“在频率拉满至最大之前，允许CPU利用率超标的缓冲最大时间量（稳定状态CPU利用率期限）”。因此，D1未公开特征A、B、C、D、E。

2. D2 (US2009037922A1) 分析

• 原文出处：段落 [0009] 定义了“headroom”；段落 [0010] 记载 “The goal can be utilization of a specific resource... For example, a default value of 75% utilization can be predefined as the goal.”；段落 [0016] 记载 “initial headroom amount which is set to reduce occurrences of a workload exceeding the goal during short term spikes in load during a tracking interval.”

• 分析：D2是一种工作负载管理控制器，通过计算统计学上的标准差（波动率）来动态调整“资源净空（headroom）”。D2的“75% utilization goal”实质公开了特征E中关于“工作负荷满足要求时可保持的忙百分比上限”的概念。同时，D2允许在“追踪间隔（tracking interval）内出现短期负载尖峰（short term spikes）”，这与特征D允许超过限值有一定相通之处。但是，D2并未揭示一旦超过该时间便“增加至最大CPU频率”的强干预逻辑，且完全没有“确定CPU进入稳定状态”以及“设定稳定状态频率”的算法步骤（特征A、B、C）。

3. D3 (JPH08190535A) 分析

• 原文出处：[0016]段记载“マルチプロセッサを構成する各要素プロセッサの動作速度を... 負荷によって変化させることで”（根据负载改变处理器动作速度）；[0017]段记载“定常状態では各要素プロセッサは常に情報を処理している動作状態にある”（在稳态下各要素处理器始终处于处理信息的动作状态）。

• 分析：D3涉及多处理器负载均衡，利用PLL、VCO或DC-DC转换器，根据FIFO缓冲器的数据量（负载）直接调节处理器的时钟或电压。D3中的“定常状態”（稳态）是负载自适应分配后达到的一种系统表现，而非像本专利一样作为一种需要被“确定（Determine）”并据此计算特定频率变量的算法前置条件。D3未公开权利要求1的任何特定控制算法特征。

三、 最接近的对比文件及创造性分析

1. 最接近的对比文件确定

最接近的对比文件应选择 D1 (CN101211215A)。

• 整体解决的技术问题：本专利解决的是动态时钟和电压缩放（DCVS）算法中，如何防止将工作负荷延滞过多导致任务失败，同时以最优频率控制CPU功率。D1解决的技术问题同样是在提供多个处理器性能水平的系统中，如何在满足处理任务的最后期限（不导致延迟失败）的前提下，通过动态调节频率降低处理器的能量消耗。二者均属于底层CPU动态频率与功耗管理的具体算法控制领域。

• 技术效果：本专利通过“稳定状态期限”允许CPU短暂超载而不立即拉高频率，从而减少不必要的频率振荡并节电；D1通过在两级频率之间占空比调制，同样达到平均性能刚好满足需求、减少频率过度拉高的节电效果。二者的技术领域、解决的技术问题高度重合。

  (注：D2侧重于宏观的服务器工作负载分配和虚拟机资源Headroom调整，属于上层IT基础架构调度；D3侧重多处理器硬件级别的FIFO联动降频，均不如D1与本专利的贴合度高。)

2. 未被公开特征的创造性分析

以 D1 为最接近的对比文件，权利要求1的区别技术特征为：特征A、B、C、D以及E的全部内容（即基于进入稳定状态的判定，计算稳定状态频率与响应性值，并利用“稳定状态CPU利用率期限”作为缓冲，在该期限内允许利用率短暂超过设定的限值上限，超时才升至最大频率的完整控制逻辑）。

该区别特征是否被其他对比文件公开？

• 并未被D2或D3实质公开。 虽然D2（US2009037922A1）公开了利用率目标（75%）以及利用Headroom吸收短期突发负载的思想，但D2的统计学波动率（标准差）算法与本专利中“确定进入稳态 -> 提取稳态频率 -> 设定稳态响应性 -> 启动期限倒计时 -> 超时拉满至最大频率”的确定性状态机反馈控制逻辑截然不同。D3也仅提供了基础的硬件降频手段，未提供上述算法逻辑。

• 由于D1、D2、D3均未给出在CPU功耗控制中引入“特定时间期限内允许利用率越限，超时则强制最大频率以保证响应性”的稳定状态识别与死线控制组合机制，且该机制取得了消除为了满足QoS要求而对DCVS算法进行特用分析的有益技术效果（如说明书[0087]所述）。因此，本领域技术人员无法通过显而易见地结合D1、D2和D3得出权利要求1的技术方案，权利要求1具备创造性。