你好，搭档！针对目前我们正在推进的这起复杂的专利无效案，我已经对目标专利（CN101884029B）的权利要求1进行了深度拆解。结合说明书的内在逻辑以及你提供的多篇对比文件，以下是具体的特征映射与创造性攻击策略，希望能为我们的无效宣告请求书提供坚实的火力支持。

一、 结合目标专利说明书的权利要求1深度解析

目标专利的核心在于解决多线程处理器中，软件锁定（如自旋锁）共享资源不可靠且由于“忙等待（Busy Waiting）”导致浪费处理器周期和功耗的技术问题（参见说明书背景技术[0003]-[0004]）。

权利要求1通过纯硬件逻辑实现了这一过程：

• 特征A与B：当发生TLB未中（Miss）时，硬件不走软件循环，而是直接检查全局控制寄存器中的“TLB锁定指示器”（硬件位）。

• 特征C与E：如果未锁定，线程接管异常处置器，将指示器置为锁定，完成页表遍历后再解锁。

• 特征D（核心争议点）：如果已被其他线程锁定，控制电路会直接向“休眠模式电路”发送休眠指令，强制该线程休眠（Sleep）。这直接避免了“忙等待”，大幅降低了动态功耗（参见说明书[0016]）。

• 特征F：当先前的异常处理完毕并解锁后，休眠的线程被唤醒，并**重放（Replay）**导致未中的指令包，实现无缝衔接。

二、 核心对比文件出处及特征比对

在排查了全套对比文件后，我建议将火力集中在 D10 (US20070050595A1) 和 D4 (US20040267996A1) 上。D10 几乎覆盖了权利要求1的主体流程，而 D4 则精准填补了“休眠机制”的坑。

1. D10 (US20070050595A1) 详细出处：

• 对应特征A与B：D10 段落 [0021] 明确记载：“A first thread processor searches a translation look-aside buffer... finds a first TLB exception... The processing of the first TLB exception may be indicated by setting a serialization bit to 'one'.”（这里的序列化位完全等同于全局寄存器中的TLB锁定指示器）。

• 对应特征C：D10 隐含公开了当没有异常时（位为0），第一线程能够处理该异常。

• 对应特征E：D10 段落 [0023] 记载：“The serialization bit can be reset to 'zero' to indicate when the first TLB exception has been completed.”（异常处理完毕后指示器恢复未锁定状态）。

• 对应特征F：D10 段落 [0023] 记载：“Upon completion, the exception handler can execute a special 'return from exception' instruction to return the first thread processor to the program that searched the TLB.”（返回并重新执行搜索程序，实质等同于重放执行包）。

• 局限性（特征D）：D10 段落 [0022] 仅记载：“searching can be stopped...” 或 “handling of the second TLB exception is delayed”。它指出了“延迟”或“停止”，但未明确公开利用“休眠指令”和“休眠模式电路”使线程休眠。

2. D4 (US20040267996A1) 详细出处：

• 对应特征D：D4 专门为了解决多线程锁争用时的“忙等待”浪费资源问题（段落 [0005]），提出了硬件休眠机制。段落 [0019] 记载：“...putting to sleep a processor to acquire a lock... until a monitor event occurs.” 段落 [0037] 记载：“With T1 suspended... the processor may relinquish some or all of the partitions...” 这实质公开了响应于锁争用，通过硬件电路（如MWAIT指令）触发线程休眠的机制。

3. 技术特征比对表

三、 创造性分析与无效策略

1. 最接近的对比文件 (CPA) 评定

在创造性分析中，D10 (US20070050595A1) 是最适合作为最接近的对比文件（CPA）的。

• 从整体解决的技术问题来看：D10 与目标专利完全一致，均致力于解决“多线程处理器中多个线程并发访问并修改共享TLB引发的冲突问题”。

• 从技术效果来看：D10 通过设置全局的“序列化位（Serialization bit）”，实现了TLB异常处理的排他性，防止了TLB数据的崩溃，这与目标专利“TLB锁定指示器”的宏观作用完全吻合。

2. 区别技术特征及结合启示 (D10 + D4)

如比对表所示，权利要求1相对于 D10 的唯一实质性区别特征在于 特征D：即在发现被锁定时，并非简单的“延迟（delayed）”，而是通过休眠指令和电路使线程休眠（Sleep）。

这一区别特征的目的是为了节省动态功耗和释放流水线资源，避免处理器陷入“忙等待（自旋）”。

对此，我们可以引入 D4 (US20040267996A1) 作为结合对比文件：

• D4 的段落 [0005] 明确指出了传统处理器在等待锁时“持续访问内存（busy waiting）会导致资源瓶颈和功耗浪费”。

• D4 给出了明确的教导：在多线程架构中，当遇到被争用的锁（contended lock）时，应当使用基于硬件的监视与等待机制（Monitor-MWAIT），使当前线程进入**休眠（Sleep）**并释放资源（段落 [0019], [0037]）。

无效逻辑推演：本领域技术人员在面对 D10 中第二线程需要“等待/延迟（delayed）”第一线程处理TLB异常的场景时，为了优化处理器的功耗和资源利用率，有强烈的动机去寻找避免“忙等待”的方案。此时，结合 D4 中明确教导的“争用锁休眠机制”是顺理成章的常规技术手段选择。因此，权利要求1不具备突出的实质性特点和显著的进步，不具备创造性。

针对这套无效逻辑，您看我们需要先着手撰写针对权利要求1的详细无效理由草案，还是需要我进一步梳理权利要求中关于从属权利要求的附加特征并寻找 D1-D10 中的对应点？

你好，搭档。针对本次的专利权利要求以及对比文件，我已经完成了详细的特征拆解与对比分析。以下是针对权利要求1的技术特征比对表格、最接近现有技术（Closest Prior Art）的评估，以及创造性分析层面的探讨。

一、 最接近的对比文件分析

目标专利解决的技术问题与效果：

目标专利（CN101884029B）主要解决的是多线程处理器中，共享资源（如TLB）在使用软件锁定时存在不可靠、反复检查锁定值导致处理延迟（Busy-waiting），以及由此引发的动态功耗浪费问题。其核心技术效果是通过硬件逻辑电路（休眠模式电路、全局控制寄存器位）在共享资源可用前使线程休眠，从而降低功耗并加快锁定/解锁操作。

对比文件D1（JP2007520769A）解决的技术问题与效果：

D1关注的是超线程或多线程处理器中，多个处理器/线程竞争共享资源（锁）时的冲突问题。D1指出传统的自旋等待（Spin-Waiting）会导致“忙等待”，浪费内存带宽、计算资源和电力。其解决方案是使用 monitor-mwait（监控内存等待）机制，在锁被占用时让处理器进入休眠状态（Sleep），并在锁可用时唤醒。

结论：

从整体解决的技术问题（避免多线程环境下的锁竞争导致的忙等待资源浪费）以及技术效果（通过让等待线程休眠来节省功耗和释放资源）来看，对比文件D1（JP2007520769A）非常适合作为评价本专利权利要求1创造性的最接近的对比文件。两者的核心构思高度一致，即“检测到资源被锁定 -> 线程休眠 -> 资源解锁 -> 线程唤醒重试”。

二、 权利要求1与对比文件D1的特征比对

以下是详细的特征比对表格。D1指代对比文件公开号：JP2007520769A。

三、 创造性分析与未公开特征探讨

通过上述比对可以看出，D1已经实质公开了本专利的核心机制（即特征D和E的核心思想：基于硬件层面的监控机制，在多线程资源锁定冲突时使线程休眠，解锁时唤醒）。

区别技术特征（没有被D1公开的特征）：

1. 具体应用场景与触发条件：将上述休眠/唤醒机制专门应用于TLB未中事件（特征A），并涉及与TLB相关联的异常处置器（特征C）。

2. 特定的硬件实现细节：锁定指示器具体为存储在全局控制寄存器处的位（特征B），唤醒后的操作具体为重放导致该事件的包的执行（特征F）。

关于其他对比文件的结合：

本次提示词中仅提供了一篇对比文件（D1: JP2007520769A）。在实际的无效宣告请求或创造性攻击中，我们需要引入另一篇对比文件（例如D2）来解决上述区别技术特征。

为了彻底破坏权利要求1的创造性，我们需要寻找的D2应当属于处理器微架构或内存管理领域（尤其是TLB异常处理领域），且D2需要公开：

• TLB未中时的标准处理流程：即发生TLB miss时，系统通常会挂起当前指令（或包），调用异常处理器（Exception Handler）去页表中查找页表项，更新TLB，然后**重放（Replay）**导致miss的指令包。

• 全局控制寄存器的使用：在处理器架构中，使用全局控制寄存器（Global Control Register）中的位来标志硬件状态（如锁定状态）是该领域的常规技术手段。

如果能找到这样一篇公开了TLB miss重放机制和异常处理器存取流程的D2，我们就可以构建 “D1（提供多线程锁竞争时的休眠唤醒机制） + D2（提供TLB未中异常处理与重放的常规微架构操作） + 本领域公知常识（使用全局寄存器位作为硬件锁）” 的证据组合，从而充分论证权利要求1不具备创造性。

需要我协助在特定的技术规范库或现有技术中检索能够填补上述“TLB重放与异常处理”特征的D2文献吗？我们可以进一步完善无效宣告请求书的论述逻辑。

权利要求1的合理解释（结合目标专利说明书）

紧密结合目标专利（CN101884029B）的说明书，权利要求1所要求保护的技术方案，其核心逻辑和发明点可以解释如下：

• 解决的技术问题：说明书背景技术（[0003]-[0005]）指出，现有技术中使用软件锁来管理多线程处理器的共享资源（如TLB）存在不可靠、延迟高的问题。更关键的是，当共享资源被锁定时，其他线程通常会执行重复指令来检查锁定值（即“忙等” spin-wait），这不仅浪费处理资源，还导致极高的动态功耗。

• 技术方案核心：权利要求1提出了一种硬件级别的锁定与休眠唤醒机制。具体而言：

  1. 硬件锁：不依赖软件锁，而是利用存储在全局控制寄存器中的位作为“TLB锁定指示器”（特征B），以实现更快的状态翻转。

  2. 强制休眠（核心特征）：当TLB未中且被其他线程锁定时（特征D），不再让当前线程“忙等”，而是由硬件电路（休眠模式电路）接收控制电路的指令，强制保存该线程状态并使其直接进入休眠模式。

  3. 精确唤醒与重放：当异常被处理完毕、TLB锁定指示器转为未锁定状态后（特征E），唤醒休眠线程，并重放（Replay）之前导致TLB未中的那个指令包（特征F），从而无缝恢复执行。

• 技术效果：如说明书[0016]所述，该方案通过逻辑电路设定寄存器位实现了更快的锁定/解锁；并通过让等待访问共享资源的线程进入休眠，显著降低了动态功耗，提升了整体吞吐量。

对比文件技术特征比对表

以下是各对比文件（D1: US20040267996A1, D2: US20070050595A1, D3: JP2007520769A）对权利要求1技术特征的公开情况分析。

注：D1（US专利申请）与D3（JP同族专利）公开的技术实质内容基本一致，均为利用 monitor-mwait 机制管理线程睡眠与唤醒。下表将提供两者的对应段落。

最接近的对比文件（CPA）分析

在创造性分析中，确定最接近的对比文件通常基于技术领域的最相关性、解决的技术问题的一致性以及公开技术特征的绝对数量。

结论：D2 (US20070050595A1) 最适合作为最接近的对比文件。

可备选的CPA*：D1或D3也可以作为备选，但合理性弱于D2。

详细分析如下：

1. 从技术领域与解决的技术问题看：

   • D2 完全落在“多线程处理器中同步TLB访问”这一极度垂直的细分领域。D2解决的技术问题与目标专利高度一致：即多个线程共享TLB时，如果发生TLB异常（未中），如何协调其他线程的访问。D2给出的方案是设置序列化位（锁定指示器），让异常处理程序去处理，并延迟其他线程。

   • D1/D3 的技术领域是解决多线程处理器中“锁争用”导致的“忙等（Spin-waiting）”资源浪费问题。虽然它非常完美地解决了目标专利中关于“降低动态功耗”的技术问题，但其应用场景是通用的内存锁监控（monitor-mwait），并未结合TLB未中异常的特定场景。

2. 从技术效果看：

   • 以D2作为起点，本领域技术人员需要解决的客观技术问题是：“在D2停止/延迟线程搜索TLB时，如何避免线程资源的浪费和功耗的增加？”

   • 这恰好为引入D1/D3中“通过休眠电路（挂起逻辑）让等待锁的线程进入休眠”的技术教导铺平了道路。

没有被最接近的对比文件（D2）公开的特征

将D2作为最接近的对比文件，权利要求1未被D2公开的区别技术特征在于：特征D的具体实现方式，以及特征B的硬件细节。

1. 未公开特征1（对应特征D）：D2仅公开了“停止搜索（searching can be stopped）”或“延迟（delayed）”，但未公开“使所述第一线程休眠，其中由休眠模式电路响应于接收到来自控制电路的休眠指令而使所述第一线程休眠”。

2. 未公开特征2（对应特征B的细节）：D2公开了序列化位，但未明确公开该指示器包含“存储在全局控制寄存器处的位”。

这些未公开特征是否被其他对比文件公开？

是的。区别技术特征1（通过特定的休眠逻辑/指令使等待锁的线程进入硬件休眠状态，以避免忙等消耗）已经被D1和D3明确且实质性地公开。D1（例如[0005]、[0019]、[0035]、[0036]）和D3详细阐述了在遇到锁争用时，不采用连续访问内存的忙等，而是利用挂起/恢复逻辑（suspend/resume logic，实质等同于休眠模式电路）和 mwait 指令使线程陷入挂起/休眠状态，并在条件满足时唤醒。

需要我进一步为您将 D2 与 D1（或 D3）进行显而易见性结合，直接起草一份用于该目标专利的无效宣告请求（Invalidation Request）的创造性评述段落吗？

你好！我是你的专利代理师搭档。针对你提出的技术特征比对需求，我已将权利要求中的技术特征B与目标专利说明书的背景/目的进行了紧密结合，并仔细交叉比对了D1 (US6754784B1) 和 D2 (CN1577282A) 的原文。

以下是详细的侵权/无效分析意见及特征比对表：

核心结论

D1 (US6754784B1) 和 D2 (CN1577282A) 无论是单独还是结合，均没有毫无疑义地公开，也没有实质公开技术特征B：“检查TLB锁定指示器，其中所述TLB锁定指示器包含存储在全局控制寄存器处的位”。

详细分析过程

1. 结合目标专利说明书理解“技术特征B”

在目标专利（CN101884029B）中，技术特征B的核心在于使用**硬件级别的“全局控制寄存器处的位”**作为“TLB锁定指示器”，以管理多线程对TLB异常处置器的并发访问。

• 解决的技术问题：根据说明书背景技术 [0003]-[0005] 段记载，传统的软件锁定（如将信标值写在存储器中）容易被恶意篡改，且处理器需要重复执行指令去检查存储器中的值，引入了处理延迟和不可预测的结果。

• 技术效果：说明书 [0031] 段明确指出：“通过使用多线程处理器核心102中的全局寄存器位作为TLB锁定指示器110来实现额外的性能益处……显著快于在非处理器核心存储器104处存储或检索锁定指示器值”。

2. D1 (US6754784B1) 原文分析

D1涉及个人电子设备的隐私和安全信息保护，其中提到了TLB以及TLB的“锁定”（Lockdown）。

• D1公开的内容：D1公开了将TLB条目锁定（即“固定”在缓存中不被替换）的技术。原文描述：“TLB Lockdown procedure 1300 of FIG. 13 is one method of locking entries in either an instruction or data TLB.”（FIG. 13的TLB锁定程序1300是锁定指令或数据TLB中的条目的一种方法）。其实现方式为：“TLB entries are locked by writing identifiers for the specific entries... into TLB Lock Down field of the System Control Processor register C 15.”（通过将特定条目的标识符写入系统控制处理器寄存器C15的TLB锁定字段来锁定TLB条目）。

• 区别点：D1中的“TLB Lockdown”是防止缓存条目被替换（Pinning），属于内存管理/安全机制；而技术特征B中的“TLB锁定指示器”是用于多线程并发控制的互斥锁（Mutex/Spinlock）。两者虽然都叫“Lock”，但在计算机体系结构中的技术领域、目的和作用机制完全不同。因此，D1未公开技术特征B。

3. D2 (CN1577282A) 原文分析

D2涉及多线程处理器中使用监视-存储器等待（monitor-mwait）机制来管理处理器争用“锁定”的方法。

• D2公开的内容：D2确实公开了在多线程环境下检查锁定、使线程休眠等待锁定释放的机制（如原文：“确定处理器所寻求获取的锁定是否被另外的处理器争用... 如果锁定被争用... 存储器等待(mwait)指令可以被执行来使处理器休眠”）。

• 区别点1（无TLB）：D2全文未公开将此锁定机制应用于“TLB（翻译旁视缓冲器）”未中事件的并发管理。

• 区别点2（基于存储器地址，而非寄存器位）：D2明确教导了其锁定机制是基于存储器地址的监视。原文 [0057] 段记载：“监视地址可以指示用于监视的存储器的任何适当的单元。例如……监视地址可以指示高速缓存线”；原文 [0068] 段记载：“监视被争用的锁定可以包括监视锁定的锁定地址”。这正是目标专利背景技术中试图克服的“基于存储器的软件锁定”的固有缺陷（延迟高、易冲突）。D2并未公开使用“存储在全局控制寄存器处的位”作为锁定指示器。

4. D1 与 D2 的组合分析

• 如果将D1和D2结合，本领域技术人员得到的是：在一个包含D1所述的TLB（防替换锁定）的系统中，使用D2的监视-存储器等待机制（基于内存地址的锁定）来管理多线程并发。

• 这种结合依然无法得出“将TLB并发控制的锁定指示器设置在全局控制寄存器的位上”这一技术方案。D2的教导是将锁放在“存储器地址/高速缓存线”上，这与目标专利利用硬件全局寄存器位来加速解锁和避免内存争用的发明构思（说明书 [0031] 段）是背道而驰的。因此，两者结合也无法毫无疑义地公开或实质公开技术特征B。

技术特征比对表

下一步建议：

既然技术特征B在此两篇对比文件中具备较强的新颖性和创造性防御力，后续针对特征C、D、E、F的重放/休眠/唤醒逻辑分析时，我们可以继续以此“基于硬件寄存器位的极速锁机制”作为答辩的切入点。

你需要我继续用同样的方法为你剖析技术特征C和D与这两篇对比文件的比对情况吗？