非显而易见性评估仅供参考，不构成法律建议。
权利要求列表点击可跳转
对比文件列表
| 编号 | 名称 |
|---|
权利要求1
一种比较器，包括第一反相器；具有输入；输出；和电压供应输入；其中所述第一反相器的所述输入和所述第一反相器的所述输出耦合在一起；第二反相器；具有输入；输出；和电压供应输入；其中所述第二反相器的所述输入耦合到所述第一反相器的所述输出；第一压控电阻器；耦合在电压供应轨与所述第一反相器的所述电压供应输入之间；第二压控电阻器；耦合在所述电压供应轨与所述第二反相器的所述电压供应输入之间；以及前置放大器；其中所述前置放大器具有第一输入；第二输入；第一输出；和第二输出；所述第一输入被配置为接收第一比较电压；所述第二输入被配置为接收第二比较电压；所述第一输出耦合到所述第一压控电阻器的控制输入；所述第二输出耦合到所述第二压控电阻器的控制输入；所述前置放大器被配置为基于所述第一比较电压或所述第一比较电压和所述第二比较电压两者来在所述第一输出处生成第一控制电压；以及所述前置放大器被配置为基于所述第二比较电压或所述第二比较电压和所述第一比较电压两者来在所述第二输出处生成第二控制电压。
权利要求2
根据权利要求1所述的比较器，其中所述第一压控电阻器包括第一p型金属氧化物半导体(PMOS)晶体管；所述第一PMOS晶体管具有源极；栅极；和漏极；其中所述第一PMOS晶体管的所述源极耦合到所述电压供应轨；并且所述第一PMOS晶体管的所述漏极耦合到所述第一反相器的所述电压供应输入；以及所述第二压控电阻器包括第二PMOS晶体管；所述第二PMOS晶体管具有源极；栅极；和漏极；其中所述第二PMOS晶体管的所述源极耦合到所述电压供应轨；而所述第二PMOS晶体管的所述漏极耦合到所述第二反相器的所述电压供应输入。
权利要求3
根据权利要求2所述的比较器，其中所述第一PMOS晶体管的所述栅极被配置为接收第一比较电压；以及所述第二PMOS晶体管的所述栅极被配置为接收第二比较电压。
权利要求4
根据权利要求1所述的比较器，其中所述第一压控电阻器具有被配置为接收第一比较电压的控制输入；以及所述第二压控电阻器具有被配置为接收第二比较电压的控制输入。
权利要求5
根据权利要求1所述的比较器，其中所述前置放大器被配置为基于所述第一比较电压与所述第二比较电压的第一差分来生成所述第一控制电压；以及基于所述第一比较电压与所述第二比较电压的第二差分来生成所述第二控制电压。
权利要求6
根据权利要求1所述的比较器，其中所述第一压控电阻器包括第一p型金属氧化物半导体(PMOS)晶体管；所述第一PMOS晶体管具有源极；栅极；和漏极；其中所述第一PMOS晶体管的所述源极耦合到所述电压供应轨；所述第一压控电阻器的所述控制输入位于所述第一PMOS晶体管的所述栅极处；并且所述第一PMOS晶体管的所述漏极耦合所述第一反相器的所述电压供应输入；以及所述第二压控电阻器包括第二PMOS晶体管；所述第二PMOS晶体管具有源极；栅极；和漏极；其中所述第二PMOS晶体管的所述源极耦合到所述电压供应轨；所述第二压控电阻器的所述控制输入位于所述第二PMOS晶体管的所述栅极处；并且所述第二PMOS晶体管的所述漏极耦合到所述第二反相器的所述电压供应输入。
权利要求7
根据权利要求1所述的比较器，其中所述前置放大器包括第一p型金属氧化物半导体(PMOS)晶体管；具有源极；栅极；和漏极；其中所述第一PMOS晶体管的所述源极耦合到所述电压供应轨；并且所述第一PMOS晶体管的所述栅极由偏置电压偏置；第一n型金属氧化物半导体(NMOS)晶体管；具有源极；栅极；和漏极；其中所述第一NMOS晶体管的所述源极耦合到接地；并且所述第一NMOS晶体管的所述栅极由所述偏置电压偏置；以及第一电阻电路；耦合在所述第一PMOS晶体管的所述漏极与所述第一NMOS晶体管的所述漏极之间；其中所述第一电阻电路耦合到所述前置放大器的所述第一输入和所述第二输入；所述第一电阻电路的电阻由所述第一比较电压和所述第二比较电压控制；并且所述前置放大器的所述第一输出耦合到所述第一PMOS晶体管的所述漏极与所述第一电阻电路之间的节点。
权利要求8
根据权利要求7所述的比较器，其中所述第一电阻电路包括第二PMOS晶体管；具有源极；漏极；和栅极；其中所述第二PMOS晶体管的所述源极耦合到所述第一PMOS晶体管的所述漏极；并且所述第二PMOS晶体管的所述栅极耦合到所述前置放大器的所述第二输入；第三PMOS晶体管；具有源极；漏极；和栅极；其中所述第三PMOS晶体管的所述源极耦合到所述第二PMOS晶体管的所述漏极；所述第三PMOS晶体管的所述栅极耦合到所述前置放大器的所述第二输入；并且所述第三PMOS晶体管的所述漏极耦合到所述第一NMOS晶体管的所述漏极；第二NMOS晶体管；具有源极；漏极；和栅极；其中所述第二NMOS晶体管的所述漏极耦合到所述第一PMOS晶体管的所述漏极；并且所述第二NMOS晶体管的所述栅极耦合到所述前置放大器的所述第一输入；以及第三NMOS晶体管；具有源极；漏极；和栅极；其中所述第三NMOS晶体管的所述漏极耦合到所述第二NMOS晶体管的所述源极；所述第三NMOS晶体管的所述栅极耦合到所述前置放大器的所述第一输入；并且所述第三NMOS晶体管的所述源极耦合到所述第一NMOS晶体管的所述漏极。
权利要求9
根据权利要求7所述的比较器，其中所述前置放大器包括第二PMOS晶体管；具有源极；栅极；和漏极；其中所述第二PMOS晶体管的所述源极耦合到所述电压供应轨；并且所述第二PMOS晶体管的所述栅极由所述偏置电压偏置；第二NMOS晶体管；具有源极；栅极；和漏极；其中所述第二NMOS晶体管的所述源极耦合到所述接地；并且所述第二NMOS晶体管的所述栅极由所述偏置电压偏置；以及第二电阻电路；耦合在所述第二PMOS晶体管的所述漏极与所述第二NMOS晶体管的所述漏极之间；其中所述第二电阻电路耦合到所述前置放大器的所述第一输入和所述第二输入；所述第二电阻电路的电阻由所述第一比较电压与所述第二比较电压控制；并且所述前置放大器的所述第二输出耦合到所述第二PMOS晶体管的所述漏极与所述第二电阻电路之间的节点。
权利要求10
根据权利要求9所述的比较器，其中所述第一电阻电路的所述电阻和所述第二电阻电路的所述电阻被配置为响应于所述第一比较电压的改变；所述第二比较电压的改变；或所述第一比较电压和所述第二比较电压二者的改变；沿相对方向移动。
权利要求11
根据权利要求1所述的比较器，还包括第三压控电阻器；耦合在所述第一反相器与接地之间；以及第四压控电阻器；耦合在所述第二反相器与所述接地之间。
权利要求12
根据权利要求11所述的比较器，还包括前置放大器；其中所述前置放大器被配置为接收第一比较电压和第二比较电压；基于所述第一比较电压或所述第一比较电压和所述第二比较电压两者来反向调整所述第一压控电阻器的电阻和所述第三压控电阻器的电阻；以及基于所述第二比较电压或所述第二比较电压和所述第一比较电压两者来反向调整所述第二压控电阻器的电阻和所述第四压控电阻器的电阻。
权利要求13
根据权利要求11所述的比较器，其中所述第一压控电阻器包括第一p型金属氧化物半导体(PMOS)晶体管；所述第一PMOS晶体管具有源极；栅极；和漏极；其中所述第一PMOS晶体管的所述源极耦合到所述电压供应轨；并且所述第一PMOS晶体管的所述漏极耦合到所述第一反相器的所述电压供应输入；以及所述第二压控电阻器包括第二PMOS晶体管；所述第二PMOS晶体管具有源极；栅极；和漏极；其中所述第二PMOS晶体管的所述源极耦合到所述电压供应轨；而所述第二PMOS晶体管的所述漏极耦合到所述第二反相器的所述电压供应输入。
权利要求14
根据权利要求13所述的比较器，其中所述第三压控电阻器包括第一n型金属氧化物半导体(NMOS)晶体管；所述第一NMOS晶体管具有源极；栅极；和漏极；其中所述第一NMOS晶体管的所述漏极耦合到所述第一反相器；并且所述第一NMOS晶体管的所述源极耦合到所述接地；以及所述第四压控电阻器包括第二NMOS晶体管；所述第二NMOS晶体管具有源极；栅极；和漏极；其中所述第二NMOS晶体管的所述漏极耦合到所述第二反相器；并且所述第二NMOS晶体管的所述源极耦合到所述接地。
权利要求15
根据权利要求1所述的比较器，其中所述第一反相器包括第一p型金属氧化物半导体(PMOS)晶体管；具有源极；栅极；和漏极；其中所述第一PMOS晶体管的所述源极耦合到所述第一反相器的所述电压供应输入；所述第一PMOS晶体管的所述漏极耦合到所述第一反相器的所述输出；并且所述第一PMOS晶体管的所述栅极耦合到所述第一反相器的所述输入；以及第一n型金属氧化物半导体(NMOS)晶体管；具有源极；栅极；和漏极；其中所述第一NMOS晶体管的所述漏极耦合到所述第一反相器的所述输出；所述第一NMOS晶体管的所述栅极耦合到所述第一反相器的所述输入；并且所述第一NMOS晶体管的所述源极耦合到接地。
权利要求16
根据权利要求15所述的比较器，其中所述第二反相器包括第二PMOS晶体管；具有源极；栅极；和漏极；其中所述第二PMOS晶体管的所述源极耦合到所述第二反相器的所述电压供应输入；所述第二PMOS晶体管的所述漏极耦合到所述第二反相器的所述输出；并且所述第一PMOS管的所述栅极耦合到所述第二反相器的所述输入；以及第二NMOS晶体管；具有源极；栅极；和漏极；其中所述第二NMOS晶体管的所述漏极耦合到所述第二反相器的所述输出；所述第二NMOS晶体管的所述栅极耦合到所述第二反相器的所述输入；并且所述第二NMOS晶体管的所述源极耦合到所述接地。