目标专利:4063全双工模式下对上行链路通信进行速率匹配、打孔和功率缩放
专利公开号:CN115804029B
专利权人:高通股份有限公司
无效请求书提交日期:2027年
非显而易见性评估仅供参考,不构成法律建议。
| 编号 | 名称 |
|---|
一种用于无线通信的用户设备UE,存储器;耦接到所述存储器的一个或多个处理器;所述存储器和所述一个或多个处理器被配置为:调整与来自所述UE的上行链路发送相关联的发送参数;其中用于所述上行链路发送的相位在所述上行链路发送的码元上是连续的;并且其中用于所述上行链路发送的发送功率在所述上行链路发送的码元上是恒定的;其中调整所述发送参数包括以下至少一个:对所述上行链路发送中的一个或多个所述码元进行速率匹配、打孔或功率缩放;修改调制和编码方案MCS或与到所述UE的下行链路发送相关联的功率中的至少一个;或它们的组合;并且至少部分基于调整所述发送参数向网络节点发送所述上行链路发送;其中所述上行链路发送包括与所述UE的全双工模式相关联的至少一个第一码元和与所述UE的半双工模式相关联的至少一个第二码元;其中当所述上行链路发送处于所述全双工模式时,所述UE在相同的频率带宽中同时发送和接收。
根据权利要求1所述的UE,其中所述上行链路发送包括物理上行链路共享信道、物理上行链路控制信道、随机接入信道或探测参考信号资源上的消息。
根据权利要求1所述的UE,其中至少部分基于存储在所述存储器中的设置来调整所述发送参数。
根据权利要求1所述的UE,其中至少部分基于从所述网络节点接收到消息来调整所述发送参数。
根据权利要求4所述的UE,其中所述消息包括用于对所述上行链路发送中的至少一个码元进行速率匹配或打孔的配置。
根据权利要求1所述的UE,其中通过速率匹配或打孔所述上行链路发送内的所有码元来调整所述发送参数。
根据权利要求1所述的UE,其中不对所述上行链路发送内的任何码元执行速率匹配或打孔。
根据权利要求1所述的UE,其中通过速率匹配由所述网络节点调度的用于所述上行链路发送的码元中的至少一个码元来调整所述发送参数;并且其中速率匹配所述至少一个码元包括当所述至少一个码元与来自所述网络节点的参考信号重叠时,不将所述上行链路发送映射到所述至少一个码元。
根据权利要求1所述的UE,其中通过功率缩放所述上行链路发送内的至少一个码元来调整所述发送参数。
根据权利要求9所述的UE,其中对在所述上行链路发送内的所述至少一个码元进行功率缩放包括增加与所述至少一个码元相关联的功率。
根据权利要求9所述的UE,其中对在所述上行链路发送内的所述至少一个码元进行功率缩放包括减少与所述至少一个码元相关联的功率。
根据权利要求1所述的UE,其中所述上行链路发送与所述UE的全双工模式相关联。
根据权利要求12所述的UE,其中当处于所述全双工模式时,所述UE在相同的频率带宽中发送第一码元组并接收第二码元组;其中所述第一码元组和所述第二码元组在时间上以小于阈值分离。
根据权利要求12所述的UE,其中当处于所述全双工模式时,所述UE在第一频率带宽中发送第一码元组;并且同时在第二频率带宽中接收第二码元组;其中所述第一频率带宽和所述第二频率带宽在频率上以小于阈值分离。
根据权利要求1所述的UE,其中所述发送参数被调整为使得与所述至少一个第一码元相关联的发送功率等于与所述至少一个第二码元相关联的发送功率。