**对比文件名称**：发明申请_US20050017771A1 Phase swallow device and signal generator using the same
**目标专利名称**：用于使用脉冲吞没技术使分频器同步的方法和装置
**本次调用模型名称**：GPT-4
根据目标专利说明书及权利要求，结合对比文件US20050017771A1，现进行技术特征比对分析如下：
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：具有被配置为对第一周期信号进行分频以生成第一分频信号的第一分频器。<br>**判断结果**：《隐含公开》 | 说明书第[0020]段：“... the frequency divider 43 can output a divided output clock.” 图4显示了信号发生器40包含分频器43。 | 对比文件公开了分频器（frequency divider）43，其功能是对来自多路复用器421的输出时钟进行分频。虽然其输入信号（多路复用器输出）和目标专利的“第一周期信号”（例如来自VCO的缓冲信号）来源和性质可能不同，但“分频器”这一部件及其“对输入信号进行分频以生成分频信号”的基本功能已被公开。本领域技术人员能够理解分频器是常见的电路组件，用于实现频率降低。因此，技术特征A被对比文件隐含公开。 |
| **技术特征B**：具有被配置为对第二周期信号进行分频以生成第二分频信号的第二分频器。<br>**判断结果**：《隐含公开》 | 同上，说明书第[0020]段及图4。 | 对比文件仅公开了一个分频器43。然而，目标专利权利要求中的“第二分频器”用于对“第二周期信号”分频，这实质上是另一个独立的分频器路径。对比文件虽然只展示了一个分频器实例，但本领域技术人员基于一个分频器的公开，完全能够推理出可以设置另一个相同的分频器来处理另一路信号，尤其在多路径系统中。因此，技术特征B被对比文件隐含公开。 |
| **技术特征C**：耦合到所述第一电路路径和所述第二电路路径，并且被配置为：比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位。<br>**判断结果**：未被公开 | 说明书第[0022]-[0023]段描述了相位吞没控制单元422，其包括计数器51、比较器52和寄存器53。比较器52用于比较计数值（由计数器51对计数时钟脉冲计数得到）和吞没值（存储在寄存器53中）。 | 对比文件公开的“比较”发生在计数器计数值和预设吞没值之间，目的是判断何时需要“吞没”一个相位（即选择下一个参考时钟）。这是一种数值比较，用于控制频率合成的精度。而目标专利的“比较”是直接比较两个分频器输出信号（或其衍生信号）的实时相位差，目的是检测并同步两个独立振荡路径的相位。两者比较的对象、目的和技术手段均不相同。对比文件没有公开任何用于比较两个独立分频信号相位的电路或方法。 |
| **技术特征D**：以及如果所述第一感测信号和所述第二感测信号异相，则生成第一触发信号。<br>**判断结果**：未被公开 | 说明书第[0022]段：“The comparator 52 compares the counting value outputted from the counter 31 with the swallow value stored in the register 33... when the counting value is smaller than the swallow value, the swallow control signal SCS is enabled...” | 对比文件生成的“吞没控制信号（SCS）”是基于计数值与固定吞没值的比较结果，用于控制多路复用器的相位选择。这不是由两个信号相位比较结果触发的“触发信号”。目标专利的“第一触发信号”是专门响应于两个分频信号异相这一事件而产生的，用于启动脉冲抑制操作。对比文件未公开此类基于相位检测的触发信号生成机制。 |
| **技术特征E**：耦合到所述相位检测电路，并且被配置为响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位。<br>**判断结果**：未被公开 | 说明书第[0020]段：“The multiplexer 421 receives the phase selecting signal and the plurality of multi-phase reference clocks and then selects at least one reference clock from the multi-phase reference clocks for output according to the phase selecting signal.” | 对比文件中的“脉冲抑制”效应是通过多路复用器421选择不同相位的参考时钟来实现的。当相位选择信号变化时，输出时钟的相位发生跳跃，相当于“吞没”了原相位连续的几个脉冲。然而，这种“抑制”作用于多相时钟发生器的输出端，其目的是微调输出频率（频率合成），而非目标专利中通过抑制输入到特定分频器的时钟脉冲来“调节该分频器输出信号的相位”以实现与另一分频器的同步。两者技术问题、作用对象和目的均不同。对比文件未公开响应于相位比较触发信号、针对特定分频器输入时钟进行脉冲抑制的电路。 |
| **技术特征F**：耦合到所述相位检测电路，其中所述相位检测电路被配置为：如果所述第一感测信号和所述第二感测信号异相则生成第二触发信号，并且其中所述第二脉冲抑制电路被配置为：响应于所述第二触发信号，而抑制所述第二周期信号的脉冲至少一个周期，以调节所述第二分频信号的相位。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未公开任何与“第二脉冲抑制电路”相对应的结构，也未公开生成“第二触发信号”以对另一路周期信号进行脉冲抑制的机制。其整个系统架构是单路的频率合成，不存在对两个独立路径进行交叉相位调节的需求和配置。 |
| **技术特征G**：其中所述第一感测信号是所述第一分频信号，并且其中所述第二感测信号是所述第二分频信号。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未提及任何基于分频器输出信号的“感测信号”。其控制逻辑基于计数器计数值和预设值，与分频器输出的相位无直接比较关系。 |
| **技术特征H**：其中所述第一感测信号是所述第一分频信号的缓冲版本，并且其中所述第二感测信号是所述第二分频信号的缓冲版本。<br>**判断结果**：未被公开 | 无相应内容。 | 同上，对比文件未涉及“感测信号”的概念，更未提及对分频信号进行缓冲以用作感测信号。 |
| **技术特征I**：进一步包括：第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号。<br>**判断结果**：未被公开 | 对比文件图4中只有一个分频器43，其输入是多路复用器421的输出。 | 对比文件未公开对第一个分频器的输出信号再次进行分频的“第三分频器”。其分频器43是最终输出级，并非级联分频结构的一部分。 |
| **技术特征J**：以及第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号。<br>**判断结果**：未被公开 | 无相应内容。 | 同上，对比文件未公开级联的分频器结构。 |
| **技术特征K**：其中所述第二脉冲抑制电路被配置为响应于所述第二触发信号而将所述第一分频信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未公开技术特征F、I、J，因此与此相关的特征K自然也未被公开。 |
| **技术特征L**：进一步包括：第三脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第三触发信号，并且其中所述第三脉冲抑制电路被配置为响应于所述第三触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未公开多个脉冲抑制电路以及与之对应的多个触发信号生成机制。 |
| **技术特征M**：进一步包括：第四脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第四触发信号，并且其中所述第四脉冲抑制电路被配置为响应于所述第四触发信号而将所述第二分频信号的脉冲抑制至少一个周期以调节所述第四分频信号的相位。<br>**判断结果**：未被公开 | 无相应内容。 | 同上。 |
| **技术特征N**：进一步包括：第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号的缓冲版本。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未公开级联分频器及相应的缓冲感测信号。 |
| **技术特征O**：以及第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号的缓冲版本。<br>**判断结果**：未被公开 | 无相应内容。 | 同上。 |
| **技术特征P**：进一步包括：第三电路路径，具有被配置为对第三周期信号进行分频以生成第三分频信号的第三分频器，其中所述相位检测电路进一步耦合到所述第三电路路径并且进一步被配置为：比较基于所述第三分频信号的第三感测信号的相位与所述第一感测信号或所述第二感测信号的相位。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件仅描述了一个信号生成路径（多相时钟发生器->多路复用器->分频器），未公开具有多个独立分频器的多个电路路径，也未公开将多于两个路径的感测信号进行相位比较的电路。 |
| **技术特征Q**：以及如果所述第三感测信号与所述第一感测信号或所述第二感测信号分别异相，则生成第二触发信号。<br>**判断结果**：未被公开 | 无相应内容。 | 基于特征P未公开，此特征也未被公开。 |
| **技术特征R**：以及第二脉冲抑制电路，耦合到所述相位检测电路，并且被配置为响应于所述第二触发信号而将所述第三周期信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。<br>**判断结果**：未被公开 | 无相应内容。 | 基于特征P、Q未公开，此特征也未被公开。 |
| **技术特征S**：其中所述第一脉冲抑制电路包括：多个延迟触发器和与所述多个延迟触发器的输出对接的第一组合逻辑，用以基于所述第一周期信号和所述第一触发信号来生成门控脉冲。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未公开任何脉冲抑制电路的具体内部结构，特别是未公开由多个D触发器和组合逻辑构成的用于生成门控脉冲的电路。其相位选择是通过多路复用器和计数器/比较器逻辑实现的，原理不同。 |
| **技术特征T**：以及第二组合逻辑，与所述第一组合逻辑的输出和所述第一周期信号对接，并且被配置为基于所述门控脉冲来将所述第一周期信号的所述脉冲抑制所述至少一个周期。<br>**判断结果**：未被公开 | 无相应内容。 | 同上，对比文件未公开此类具体的门控逻辑电路结构。 |
| **技术特征U**：其中所述相位检测电路包括：异或逻辑，被配置为接收所述第一感测信号和所述第二感测信号。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件的相位吞没控制单元422不包括用于比较两个信号相位的异或（XOR）逻辑。其比较器52用于数值比较。 |
| **技术特征V**：一个或多个低通滤波器，耦合到所述异或逻辑。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未公开与相位比较相关的低通滤波器。 |
| **技术特征W**：以及一个或多个比较器，耦合到所述一个或多个低通滤波器，并且被配置为生成所述相位检测电路的包括所述第一触发信号的一个或多个输出。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件虽有比较器52，但其输入并非来自低通滤波器，也不用于生成基于相位差的触发信号。 |
| **技术特征X**：其中所述相位检测电路被配置为如果所述装置被复位或电力循环则比较所述第一感测信号的相位和所述第二感测信号的相位。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未提及在复位或电力循环条件下进行相位比较的操作模式或配置。 |
| **技术特征Y**：其中：所述第一分频器包括被配置为生成所述第一分频信号的同相版本和正交版本的第一同相/正交分频器。<br>**判断结果**：未被公开 | 无相应内容。 | 对比文件未提及分频器能够生成同相（I）和正交（Q）版本信号。其分频器43是常规分频器。 |
| **技术特征Z**：以及所述第二分频器包括被配置为生成所述第二分频信号的同相版本和正交版本的第二同相/正交分频器。<br>**判断结果**：未被公开 | 无相应内容。 | 同上。 |
<<<a>>><<<b>>>