对比文件名称：发明公开_CN104333377A 数字相位检测器
目标专利名称：用于使用脉冲吞没技术使分频器同步的方法和装置
本次调用模型名称：专利创造性评估模型
## 特征比对表格 ##
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：具有被配置为对第一周期信号进行分频以生成第一分频信号的第一分频器《隐含公开》 | [0015]：“分频器140，其可用来确保FBCLK170是REFCLK180的合理倍数。” <br> [0030]：“分频器340，其可以被配置为提供FBCLK170作为REFCLK180的合理倍数。” | 对比文件公开了分频器（如140、340），其作用是对输入信号（如CLK390）进行分频以生成输出信号（如FBCLK170）。这与目标专利中分频器对周期信号进行分频以生成分频信号的基本功能相同。然而，目标专利的分频器位于独立的“电路路径”中，用于生成多个本地振荡器信号，而对比文件的分频器是锁相环反馈路径的一部分，用于频率合成。虽然作用（分频）相同，但设置于不同的电路架构中。本领域技术人员有可能从对比文件公开的分频器推理出将其用于对周期信号进行分频以生成分频信号的技术方案，因此判断为隐含公开。 |
| 技术特征B：具有被配置为对第二周期信号进行分频以生成第二分频信号的第二分频器《隐含公开》 | [0015]：“分频器140，其可用来确保FBCLK170是REFCLK180的合理倍数。” <br> [0030]：“分频器340，其可以被配置为提供FBCLK170作为REFCLK180的合理倍数。” | 对比文件公开了一个分频器。目标专利要求的是两个分频器分别处理第一和第二周期信号。虽然对比文件没有明确描述两个独立的分频器分别处理两个周期信号，但分频器本身是电子领域的公知元件。本领域技术人员有可能通过推理，认为在需要处理两个信号时可以使用两个分频器，因此判断为隐含公开。 |
| 技术特征C：耦合到所述第一电路路径和所述第二电路路径，并且被配置为：比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位《隐含公开》 | [0015]：“相位检测器110经提供以比较FBCLK170与REFCLK180并检测相位和频率的差别。” <br> [0030]：“相位检测器310被配置为直接根据相位计数测量相位差”。 | 对比文件公开了相位检测器（如110、310），其作用是接收两个信号（如REFCLK180和FBCLK170）并比较它们的相位差。这与目标专利中相位检测电路比较两个感测信号相位的基本功能相同。然而，目标专利中比较的是基于两个分频器输出的信号，而对比文件中比较的是参考时钟和反馈时钟（反馈时钟来自分频器输出）。虽然比较的对象在电路中的来源和名称不完全相同，但相位比较的功能本质一致。本领域技术人员有可能从对比文件的相位比较功能推理出用于比较两个分频信号相位的方案，因此判断为隐含公开。 |
| 技术特征D：以及如果所述第一感测信号和所述第二感测信号异相，则生成第一触发信号《隐含公开》 | [0030]：“相位检测器310可输出相位差信号，为简单起见称为相位312。” <br> [0040]：“相位检测器310然后提供-phase1作为phase312的值...” | 对比文件公开了相位检测器会输出一个相位差信号（PHASE 312）。当两个输入信号存在相位差（即异相）时，该输出信号的值即表征了相位差的情况。这相当于生成了一个指示相位差（即异相条件）的信号。虽然目标专利中该信号被明确称为“触发信号”并用于后续的脉冲抑制，而对比文件中的相位差信号用于环路滤波和相位调节，但“生成一个信号来指示相位比较结果（异相）”这一功能被公开。本领域技术人员有可能通过推理，认为相位检测器在检测到异相时会输出相应的信号，因此判断为隐含公开。 |
| 技术特征E：耦合到所述相位检测电路，并且被配置为响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位《未公开》 | 无相关描述。 | 对比文件完全没有提及任何“脉冲抑制”、“吞没”或“门控”时钟脉冲以调节分频器相位的技术。对比文件调节相位的方式是通过相位检测器输出相位差信号，经相位调节器、数字环路滤波器处理后，控制数字控制振荡器（DCO）来调整输出时钟的频率/相位（见[0030]-[0036]）。这是一种通过调节振荡器来间接调整相位的锁相环方法，与目标专利直接抑制输入到分频器的时钟脉冲来“翻转”其输出相位的“脉冲吞没”技术有本质区别。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出脉冲抑制技术方案。 |
| 技术特征F：耦合到所述相位检测电路，其中所述相位检测电路被配置为：如果所述第一感测信号和所述第二感测信号异相则生成第二触发信号，并且其中所述第二脉冲抑制电路被配置为：响应于所述第二触发信号，而抑制所述第二周期信号的脉冲至少一个周期，以调节所述第二分频信号的相位。《未公开》 | 无相关描述。 | 如特征E所述，对比文件未公开任何脉冲抑制电路及其操作。因此，针对第二路径的脉冲抑制电路及其功能同样未被公开。 |
| 技术特征G：其中所述第一感测信号是所述第一分频信号，并且其中所述第二感测信号是所述第二分频信号《直接公开》 | [0015]：“FBCLK信号是反馈时钟信号”；[0030]：“CLK390还反馈到分频器340，其可以被配置为提供FBCLK170”。 <br> [0015]：“相位检测器110经提供以比较FBCLK170与REFCLK180”。 | 对比文件明确公开了相位检测器（110, 310）接收的信号之一是FBCLK170，而FBCLK170是分频器（140, 340）的输出信号（即分频信号）。因此，对比文件直接公开了相位检测器所比较的信号之一是分频信号。这对应于目标专利中感测信号是分频信号的情况。 |
| 技术特征H：其中所述第一感测信号是所述第一分频信号的缓冲版本，并且其中所述第二感测信号是所述第二分频信号的缓冲版本《隐含公开》 | 无明确关于“缓冲版本”的描述。 | 对比文件未明确说明输入到相位检测器的信号是“缓冲版本”。然而，在电子电路设计中，将信号进行缓冲（如使用放大器）以增强驱动能力、隔离负载是常见技术手段。本领域技术人员有可能在需要时对分频器输出的信号进行缓冲后再送至相位检测器。因此，该特征有可能通过本领域的公知常识推理得出，判断为隐含公开。 |
| 技术特征I：进一步包括：第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号《隐含公开》 | 无明确关于级联分频器的描述。 | 对比文件未公开对分频信号再次进行分频的级联分频器结构。但是，使用多个分频器级联以获得更低频率的信号是本领域的公知技术。本领域技术人员有可能通过推理，在需要更低频率的信号进行相位检测时，在分频器后再级联一个分频器。因此，判断为隐含公开。 |
| 技术特征J：以及第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号《隐含公开》 | 无明确关于级联分频器的描述。 | 同特征I的论述，级联分频是本领域公知技术。本领域技术人员有可能通过推理，为第二个分频信号也级联一个分频器。因此，判断为隐含公开。 |
| 技术特征K：其中所述第二脉冲抑制电路被配置为响应于所述第二触发信号而将所述第一分频信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位《未公开》 | 无相关描述。 | 如特征E所述，对比文件未公开任何脉冲抑制电路。因此，该涉及对级联分频路径进行脉冲抑制的特征未被公开。 |
| 技术特征L：进一步包括：第三脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第三触发信号，并且其中所述第三脉冲抑制电路被配置为响应于所述第三触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。《未公开》 | 无相关描述。 | 如特征E所述，对比文件未公开任何脉冲抑制电路。因此，该涉及额外脉冲抑制电路的特征未被公开。 |
| 技术特征M：进一步包括：第四脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第四触发信号，并且其中所述第四脉冲抑制电路被配置为响应于所述第四触发信号而将所述第二分频信号的脉冲抑制至少一个周期以调节所述第四分频信号的相位。《未公开》 | 无相关描述。 | 如特征E所述，对比文件未公开任何脉冲抑制电路。因此，该涉及额外脉冲抑制电路的特征未被公开。 |
| 技术特征N：进一步包括：第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号的缓冲版本《隐含公开》 | 无明确关于级联分频器及缓冲的描述。 | 该特征结合了级联分频（特征I）和缓冲（特征H）。如前述，级联分频和信号缓冲均为本领域技术人员可能采用的常规技术手段。因此，本领域技术人员有可能通过推理得出该方案，判断为隐含公开。 |
| 技术特征O：以及第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号的缓冲版本《隐含公开》 | 无明确关于级联分频器及缓冲的描述。 | 该特征结合了级联分频（特征J）和缓冲（特征H）。同特征N的论述，判断为隐含公开。 |
| 技术特征P：进一步包括：第三电路路径，具有被配置为对第三周期信号进行分频以生成第三分频信号的第三分频器，其中所述相位检测电路进一步耦合到所述第三电路路径并且进一步被配置为：比较基于所述第三分频信号的第三感测信号的相位与所述第一感测信号或所述第二感测信号的相位《隐含公开》 | [0015]：“相位检测器110经提供以比较FBCLK170与REFCLK180”。 | 对比文件公开了相位检测器比较两个信号的相位。扩展相位检测器以比较三个或更多信号的相位，对于本领域技术人员来说是逻辑上的延伸。例如，可以采用多个两两比较的相位检测器，或者对电路进行适当扩展。因此，本领域技术人员有可能通过推理，将相位检测电路扩展用于比较来自第三路径的信号，判断为隐含公开。 |
| 技术特征Q：以及如果所述第三感测信号与所述第一感测信号或所述第二感测信号分别异相，则生成第二触发信号《隐含公开》 | [0030]：“相位检测器310可输出相位差信号，为简单起见称为相位312。” | 如特征D所述，对比文件公开了相位检测器会生成表征相位差的信号。如果相位检测电路被扩展用于处理第三路信号（如特征P所述），那么当第三路信号与参考信号异相时，生成一个相应的触发信号是自然而然的功能延伸。因此，本领域技术人员有可能通过推理得出该方案，判断为隐含公开。 |
| 技术特征R：以及第二脉冲抑制电路，耦合到所述相位检测电路，并且被配置为响应于所述第二触发信号而将所述第三周期信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。《未公开》 | 无相关描述。 | 如特征E所述，对比文件未公开任何脉冲抑制电路。因此，该涉及第三路径的脉冲抑制电路的特征未被公开。 |
| 技术特征S：其中所述第一脉冲抑制电路包括：多个延迟触发器和与所述多个延迟触发器的输出对接的第一组合逻辑，用以基于所述第一周期信号和所述第一触发信号来生成门控脉冲《未公开》 | 无相关描述。 | 对比文件完全没有描述脉冲抑制电路的具体结构，更未提及使用延迟触发器、组合逻辑生成门控脉冲。 |
| 技术特征T：以及第二组合逻辑，与所述第一组合逻辑的输出和所述第一周期信号对接，并且被配置为基于所述门控脉冲来将所述第一周期信号的所述脉冲抑制所述至少一个周期《未公开》 | 无相关描述。 | 同特征S，对比文件未公开脉冲抑制电路的具体结构。 |
| 技术特征U：其中所述相位检测电路包括：异或逻辑，被配置为接收所述第一感测信号和所述第二感测信号《未公开》 | 无相关描述。 | 对比文件描述了相位检测器通过“时间到数字转换器”测量相位（见[0029]），并利用逻辑网络和寄存器捕获相位计数（见[0037]-[0042]），未提及使用异或（XOR）逻辑进行相位比较。目标专利与对比文件的相位检测实现原理不同。 |
| 技术特征V：一个或多个低通滤波器，耦合到所述异或逻辑《未公开》 | [0015]：“环路滤波器120从相位检测器110接收输出信号以及过滤掉不想要的噪声。在一些实施例中，环路滤波器120可以是低通滤波器。” <br> [0030]：“数字环路滤波器320接收phase1352，并作为低通滤波器。” | 对比文件公开了在相位检测器之后使用低通滤波器（环路滤波器）。但是，该低通滤波器是用于滤波相位检测器的输出信号，而不是如目标专利所述直接耦合在异或逻辑之后，用于将异或输出的脉冲信号平均为直流电平。两者在电路中的位置和作用对象不同。目标专利的该具体结构未被公开。 |
| 技术特征W：以及一个或多个比较器，耦合到所述一个或多个低通滤波器，并且被配置为生成所述相位检测电路的包括所述第一触发信号的一个或多个输出《未公开》 | [0040]：“整数值phase1404与M/2进行比较...比较的结果是布尔标志phase1_lead412”。 | 对比文件公开了将相位计数值与阈值（M/2）进行比较以生成指示超前/滞后的布尔标志。这可以视为一种比较操作。然而，目标专利中的比较器是接收来自低通滤波器的模拟或直流电平信号并生成数字触发信号，而对比文件中的比较是针对数字相位计数值进行的。实现方式和信号类型存在差异。此外，对比文件并未明确该比较操作是由一个独立的“比较器”电路模块完成的，还是由逻辑电路实现的。因此，不能认为目标专利该具体的电路结构被直接公开。综合考虑，判断为未公开。 |
| 技术特征X：其中所述相位检测电路被配置为如果所述装置被复位或电力循环则比较所述第一感测信号的相位和所述第二感测信号的相位《隐含公开》 | [0045]：“在又一实施例中，如果不可接受数目的FBCLK周期在没有REFCLK的情况下发生或者如果所测量的相位大于系统将容忍的，PLL300自身复位和尝试重新锁定。” | 对比文件公开了PLL在特定条件（如丢失参考时钟或相位差过大）下会复位并重新锁定。重新锁定的过程必然包含相位检测和比较。这隐含了在复位（重新锁定）事件发生后，相位检测电路会执行相位比较操作。虽然触发条件（目标专利是“复位或电力循环”，对比文件是特定错误条件）的表述不完全相同，但“在复位后执行相位检测比较”这一概念被隐含公开。本领域技术人员有可能通过推理，将复位后进行比较的操作应用于其他场景。 |
| 技术特征Y：其中：所述第一分频器包括被配置为生成所述第一分频信号的同相版本和正交版本的第一同相/正交分频器《未公开》 | 无相关描述。 | 对比文件未提及任何分频器能生成同相（I）和正交（Q）版本信号。目标专利的I/Q分频器是用于特定应用（如无线通信中的正交调制解调）的部件，未被对比文件公开。 |
| 技术特征Z：以及所述第二分频器包括被配置为生成所述第二分频信号的同相版本和正交版本的第二同相/正交分频器《未公开》 | 无相关描述。 | 同特征Y，对比文件未公开I/Q分频器。 |
<<<G>>><<<a>>><<<b>>><<<c>>><<<d>>><<<h>>><<<i>>><<<j>>><<<n>>><<<o>>><<<p>>><<<q>>><<<x>>>