对比文件名称：2015-10-01_发明申请_US20150277981A1 PRIORITY BASED CONTEXT PREEMPTION
目标专利名称：140一种用于数据处理的方法和设备CN108140233B
模型名称：DeepSeek-R1
### **特征比对表格**
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：响应于接收到绘制调用来使用图形处理单元GPU通过所述GPU的图形管线来执行第一组命令，所述绘制调用定义待通过执行所述第一组命令来渲染的一或多个基元<br>**《直接公开》** | [0034] ... Preemption here means that the workload flowing to the 3D pipeline is halted and the contexts already in the pipeline are flushed out (i.e., allowed to complete execution at the stations such as are shown in FIG. 2). ... For example, in graphics processing, where triangles are used as a primitive for the rendering of 3D objects, each station in a pipeline may have a cache containing thousands of triangles. | 对比文件公开了向3D流水线提交“上下文”（context）并执行，上下文包含待渲染的图形基元（如三角形）。该上下文即对应目标专利中的“第一组命令”，其定义了待渲染的基元。该特征在对比文件中用于实现图形处理工作负载的执行，与目标专利中执行绘制调用的作用相同。因此，本领域技术人员能毫无疑义地得出该技术方案。 |
| **技术特征B**：在执行所述第一组命令期间且在渲染所有所述一或多个基元之前通过所述GPU来接收抢占通知<br>**《直接公开》** | [0026] The hardware scheduler 328 may also be responsible for pausing the active context 330 when a higher priority context is awaiting processing, which in turn pauses the pipeline 332. Such pausing may occur when a high priority context has been sent to the high priority context submission port 322. | 对比文件明确公开了当有更高优先级上下文（如来自GUI）等待处理时，硬件调度器会暂停当前正在流水线中执行的活跃上下文（即第一组命令）。这种暂停发生在高优先级上下文提交之时，必然是在当前上下文的渲染完成之前。这与目标专利中在执行期间接收抢占通知的作用（触发抢占流程）相同。因此被直接公开。 |
| **技术特征C**：响应于接收到所述抢占通知而至少通过第一硬件开关来将所述GPU的本地存储器的输出与所述图形管线的级断开连接<br>**《未公开》** | 对比文件未公开任何通过硬件开关将本地存储器的输出与图形管线级断开连接的技术内容。 | 对比文件仅描述了暂停流水线并将上下文状态和未完成工作保存到存储器（如片上存储或主存）（参见[0027], [0038], [0040]）。这种保存是数据拷贝操作，并未揭示或隐含任何通过硬件开关动态地、物理地断开图形管线中某一级（如光栅化级）与本地存储器之间连接的技术手段。目标专利中该特征是实现中间数据动态重定向的关键硬件配置步骤，对比文件未公开。 |
| **技术特征D**：且至少通过第二硬件开关来将所述GPU的所述本地存储器的输出连接到所述GPU的硬件流输出单元以在执行所述第一组命令期间动态配置所述图形管线的级的互连<br>**《未公开》** | 对比文件未提及“硬件流输出单元”（hardware stream output unit），也未描述通过硬件开关将本地存储器输出连接到此类单元以动态重配置管线互连。 | 对比文件描述的暂停机制是基于状态保存/恢复，不涉及在命令执行期间动态重新配置图形管线各级之间的硬件互连。目标专利中利用硬件流输出单元和开关实现数据流动态切换至外部存储器的核心架构，在对比文件中完全没有对应或隐含的教导。 |
| **技术特征E**：归因于在执行所述第一组命令期间对所述GPU的所述图形管线的级的互连的动态配置，将在执行所述第一组命令中的一或多个命令期间产生的中间数据从所述硬件流输出单元输出到所述GPU外部的存储器<br>**《未公开》** | [0038] ... the pipeline is paused for that context and the state of the context and the pending/intermediate data in the pipeline is copied into memory/on-chip storage. | 对比文件公开了将流水线中的中间数据拷贝到存储器。然而，这种数据转移是“拷贝”操作，是暂停流程的一部分，**并非**“归因于”对图形管线级互连的动态配置。目标专利中，中间数据输出到外部存储器是**直接结果**于通过硬件开关动态重连管线（将数据路径切换到流输出单元）。对比文件缺乏“动态配置互连”这一原因，因此未公开该特征的整体技术方案。 |
| **技术特征F**：在完成对所述第一组命令的执行以渲染所述绘制调用的所述一个或多个基元之前，通过所述GPU抢占执行所述第一组命令，来执行第二组命令<br>**《直接公开》** | [0026] ... when a high priority context has been sent to the high priority context submission port 322. This causes any ongoing low priority context to halt at a suitable logical boundary ... | 对比文件明确教导，当高优先级上下文到达时，会使任何正在进行的低优先级上下文在合适的逻辑边界处暂停（halt）。这意味着在低优先级上下文（第一组命令）完成其所有基元的渲染之前，其执行被中断，以便执行高优先级上下文（第二组命令）。这与目标专利的抢占作用相同。 |
| **技术特征G**：和执行所述第二组命令。<br>**《直接公开》** | [0028] ... processing of the high priority context may begin.<br>[0040] ... High priority context execution may then begin at block 456. | 对比文件多次公开了在高优先级上下文导致低优先级上下文暂停后，开始执行该高优先级上下文。这与目标专利中执行第二组命令的作用相同。 |
| **技术特征H**：其中所述一或多个基元包括第一组基元和第二组基元，其中抢占包括在对像素块光栅化和像素着色而不对其它后续像素块进行处理之后抢占，所述像素块包括所述第一组基元中的一或多个基元的一或多个像素而不包括所述第二组基元的像素，且其中光栅化和像素着色包括由所述图形管线的两个级来执行的功能。<br>**《隐含公开》** | [0026] ... This causes any ongoing low priority context to halt at a suitable logical boundary ...<br>[0038] ... the pipeline is paused for that context ... the pending/intermediate data in the pipeline is copied ... | 对比文件公开了在“合适的逻辑边界”（suitable logical boundary）处暂停。在图形处理领域，像素块（tile）是光栅化和着色的常见处理粒度，也是实现细粒度抢占的自然逻辑边界。本领域技术人员从“在逻辑边界处暂停”以及需要保存流水线中“未决/中间数据”的教导出发，为了减少暂停延迟和状态保存开销，**有可能**推理出选择在完成一个像素块的光栅化和着色（这两个功能由固定流水线级执行）后作为暂停点。该像素块可能只属于部分基元。因此，该技术特征被隐含公开。 |
| **技术特征I**：其中抢占包括在到达绘制调用边界之前抢占。<br>**《隐含公开》** | [0026] ... This causes any ongoing low priority context to halt at a suitable logical boundary ... | 对比文件明确抢占发生在“合适的逻辑边界”，而非必须等待“绘制调用边界”。绘制调用边界是逻辑边界的一种，但逻辑边界还包括更细粒度的边界（如像素块边界）。本领域技术人员由“在逻辑边界处暂停”的教导，**有可能**推理出暂停可以发生在比绘制调用边界更早的、更细粒度的逻辑边界处，即在到达绘制调用边界之前进行抢占。因此，该技术特征被隐含公开。 |
| **技术特征J**：其中将所述GPU的所述本地存储器的输出从所述图形管线的级断开连接包括：将所述GPU的所述本地存储器的输出从光栅化级断开连接。<br>**《未公开》** | 对比文件未提及从“光栅化级”（rasterizer stage）或任何其他特定图形管线级断开本地存储器连接。 | 对比文件完全没有涉及针对图形管线中具体某一级（尤其是光栅化级）进行本地存储器输出断开连接的操作。该特征是目标专利具体硬件实现方式的一部分，对比文件未提供任何相关启示。 |
| **技术特征K**：进一步包括：仅响应于接收到所述抢占通知，将由着色器产生的所述中间数据输出到所述GPU外部的所述存储器<br>**《隐含公开》** | [0038] ... the pipeline is paused for that context and the state of the context and the pending/intermediate data in the pipeline is copied into memory/on-chip storage. | 对比文件描述了在暂停流水线时，将流水线中的中间数据拷贝到存储器。虽然未明确使用“仅响应于抢占通知”的表述，但其描述的流程（检测到高优先级上下文 -> 暂停低优先级上下文 -> 保存状态和中间数据）在逻辑上隐含了“保存中间数据”这一动作是由抢占通知触发的。本领域技术人员**有可能**从该流程中推断出，中间数据的输出（保存）是响应于抢占通知而发生的。因此，该技术特征被隐含公开。 |
| **技术特征L**：和停止执行用于渲染所述一或多个基元的所述第一组命令。<br>**《隐含公开》** | [0026] ... This causes any ongoing low priority context to halt ...<br>[0040] ... the pipeline is paused for that context ... | 对比文件多次使用“halt”（停止）和“pause”（暂停）来描述低优先级上下文的处理被中断。这直接对应于停止执行用于渲染基元的第一组命令。虽然“停止执行”是“暂停”的必然结果，但对比文件已明确公开了“暂停”行为，因此本领域技术人员**有可能**毫无疑义地得出“停止执行”这一技术特征。 |
| **技术特征M**：进一步包括：在执行所述第二组命令之后，通过从所述GPU外部的所述存储器检索所述中间数据来恢复执行所述第一组命令以进行光栅化和像素着色。<br>**《直接公开》** | [0028] ... it may be resubmitted later on for execution following completion of the supervening high priority context execution ...<br>[0040] At block 466 any pending paused low priority context may be resumed ...<br>[0041] ... at block 430 the software scheduler is informed that work on the paused context may resume, which it does beginning at block 402. | 对比文件明确公开了在高优先级上下文执行完成后，被暂停的低优先级上下文可以被恢复（resumed）执行。恢复执行必然涉及从保存的存储器中读取之前保存的状态和数据（包括中间数据），并继续进行处理，这自然包含了继续进行光栅化和像素着色等图形管线后续步骤。因此，该技术特征被直接公开。 |
| **技术特征N**：进一步包括：通过所述级从所述本地存储器接收所述中间数据以在接收所述抢占通知之前供所述级处理。<br>**《隐含公开》** | [0022] Each of these stages may be linked to a dedicated on-chip storage memory 116 for storing paused low priority context state and work items.<br>（结合图形流水线常规工作原理） | 对比文件指出流水线的每个级都链接到专用的片上存储内存，用于存储状态和工作项。这暗示了在正常操作（即抢占发生前），流水线的各级需要从某种形式的存储（可以是该专用存储或通用本地存储器）接收数据进行处理。本领域技术人员根据公知的图形流水线架构知识（各级间通过缓冲区或存储器传递数据），**有可能**从对比文件的描述中推断出，在抢占通知前，级是从（本地）存储器接收中间数据以供处理的。因此，该技术特征被隐含公开。 |
| **技术特征O**：其中，所述硬件流输出单元耦合到所述GPU外部的所述存储器。<br>**《未公开》** | 对比文件未提及“硬件流输出单元”（hardware stream output unit）这一组件。 | 目标专利中的“硬件流输出单元”是一个用于将数据输出到GPU外部存储器的特定硬件模块。对比文件中保存数据到存储器的操作是通过通用的“拷贝”机制实现的，并未披露任何专门的、命名为“流输出”的硬件单元及其与外部存储器的耦合关系。因此，该技术特征未被公开。 |
<<<A>>><<<B>>><<<F>>><<<G>>><<<M>>>
<<<h>>><<<i>>><<<k>>><<<l>>><<<n>>>