对比文件名称：2009-07-01_发明公开_CN101471632A 环路增益可控的自偏置低压运算跨导放大器电路
目标专利名称：用于校准差分电路中跨导或增益随工艺或条件变化的方法和设备CN107210716B
本次调用的模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| A: 包括：校准电路，包括运算跨导放大器和运算放大器，并且所述校准电路被配置用于产生参考信号《直接公开》 | 说明书第3页第[0010]段：“一种环路增益可控的自偏置低压运算跨导放大器电路，该电路由一偏置电路11、 一差分输入级电路12、 一输出级电路13和一两级放大器补偿电路14构成。” 说明书第3页第[0016]段：“所述输出级电路13的输入管为NMOS晶体管NM4，栅级与NM3的漏级直接相连接；负载管为二极管形式连接的PMOS晶体管PM4， PM4的漏极与栅极以及NM4的漏级相连接，并耦合到所述偏置电路11中PM0的栅级，PM4的源极与参考电源相连接，NM4的漏级与参考地相连接。” 说明书第3页第[0020]段：“所述偏置电路11提供差分输入级电路12的直流偏置，使得差分输入级电路12提供足够高的小信号增益，输入小信号经差分输入级电路12放大，输出信号经输出级电路13被进一步放大且提供了较低的输出阻抗，而偏置电路11的直流偏置则由输出级电路13提供，形成一个自偏置的运算跨导放大器。” | 根据目标专利说明书[0027]段，校准电路200包括OTA 210和运算放大器220，并产生参考信号VREF。对比文件公开的自偏置运算跨导放大器电路，其整体构成（偏置电路11、差分输入级电路12、输出级电路13和补偿电路14）共同实现了一个运算放大器（或运算跨导放大器）的功能。偏置电路11结合输出级电路13（PM4）产生并输出偏置电压/电流（例如提供给PM2、PM3栅极的偏置电压），该偏置电压用于设定差分输入级12的尾电流，其作用与目标专利中“参考信号”类似，用于偏置和控制电路的工作点。因此，对比文件公开了一个包括运算跨导放大器（可视为由差分输入级12、输出级13等构成）和运算放大器（整体电路功能）的电路，该电路被配置用于产生一个偏置信号（即参考信号）。本领域技术人员能毫无疑义地得出该技术特征。 |
| B: 以及至少一个差分电路，均被配置用于基于所述参考信号以相对于工艺或条件变化的经校准的跨导而操作，《直接公开》 | 说明书第3页第[0012]段：“其中，所述偏置电路11提供差分输入级电路12的直流偏置，使得差分输入级电路12可以提供足够高的小信号增益，输入小信号经差分输入级电路12放大，输出信号经输出级电路13被进一步的放大且提供了较低的输出阻抗，而偏置电路11的直流偏置则由输出级电路13提供，这样形成了一个自偏置的运算跨导放大器，为了控制环路增益并且降低电路功耗，所述偏置电路ll提供了一个电流增益k。” 说明书第5页第[0040]段：“自偏置运算跨导放大器随电源电压和环路增益控制参数a变化的开环增益曲线，从图中可以看出，当a从1向0的方向逐渐减小时， 电路的环路增益也随着减小，同时所述放大器的开环增益增大。” 说明书第5页第[0038]段：“由图4所示，所述的自偏置运算跨导放大器随温度和电源电压的 环路增益曲线，当尾电流管的尺寸之比a等于0.9时，在不同的温度和 电源电压下，所述放大器的环路增益同样稳定在0.75左右。” 说明书第5页第[0037]段：“由图3所示，所述的环路增益可控的自偏置运算跨导放大器的环 路增益随温度和工艺转角变化曲线图，从图中可以看出，当尾电流管 的尺寸之比a等于0.9时，在不同的温度和工艺转角下，所述放大器的 环路增益稳定在0.75左右。” | 目标专利中“经校准的跨导”旨在使差分电路的跨导相对于PVT（工艺、电压、温度）变化保持稳定或达到目标值（参见说明书[0028]、[0033]段）。对比文件中的“运算跨导放大器”本身就是一个差分电路（包含差分输入级12）。该电路通过其自偏置结构（偏置电路11的电流由输出级13的PM4提供）形成了一个闭环控制系统，能够产生用于自身（即所述至少一个差分电路）的偏置（即参考信号）。说明书[0037]-[0040]段明确指出，通过控制尾电流管尺寸比a，可以使放大器的环路增益和开环增益在不同温度、工艺转角和电源电压下保持稳定或按需变化。这意味着放大器的跨导（与增益直接相关）能够基于其内部产生的偏置（参考信号）而相对于工艺或条件变化达到“经校准”的（即受控的、稳定的）状态。因此，对比文件直接公开了一个差分电路（即其自身）基于内部产生的偏置信号（参考信号），以相对于工艺或条件变化的经校准（稳定）的跨导/增益操作。 |
| C: 其中所述校准电路被进一步配置为独立于所述至少一个差分电路产生所述参考信号《未公开》 | 无相应内容。 | 目标专利强调校准电路（200）独立于待校准的至少一个差分电路（如CML缓冲器110）产生参考信号VREF，即校准过程无需从差分电路接收反馈（参见说明书[0027]、[0033]、[0066]段）。对比文件中的“校准电路”（即其自偏置结构，包含偏置电路11、输出级13等）产生的偏置信号完全依赖于其自身的输出级电路13（PM4）提供的电流（参见说明书[0016]、[0020]段），该输出级是放大器自身的一部分。因此，该偏置信号的产生并非独立于该差分电路（放大器本身），而是与差分电路集成在同一环路中。对比文件未公开独立于待校准差分电路产生参考信号的特征。 |
| D: 所述运算放大器被配置用于将基于所述运算跨导放大器的输出的电压与独立于所述运算跨导放大器的第二参考电压进行比较《未公开》 | 无相应内容。 | 目标专利中（图2及[0032]段），运算放大器220将基于OTA 210输出的电压V1与一个独立的第二参考电压V0进行比较。V0由独立的电流源214和电阻Rd产生。对比文件中的运算放大器电路（整体）是一个自包含的闭环系统，其偏置由自身输出级反馈产生。说明书未提及将内部某个电压与一个独立于该运算跨导放大器（即整个电路）之外产生的第二参考电压进行比较的电路结构或步骤。对比文件未公开此特征。 |
| E: 以及所述参考信号是基于所述比较的。《未公开》 | 无相应内容。 | 由于特征D（比较独立第二参考电压）未被公开，因此参考信号基于该比较产生的特征自然也未被公开。对比文件中参考信号（偏置）是基于内部闭环反馈（输出级电流镜像至偏置电路）产生的，而非基于与独立外部参考电压的比较。 |
| F: 其中，所述至少一个差分电路中的每个差分电路包括晶体管的差分配对，以及其中所述至少一个差分电路中的每个差分电路被进一步配置为基于所述参考信号针对其相应的晶体管的差分配对产生尾电流。《直接公开》 | 说明书第3页第[0012]段：“所述差分输入级电路12包括NMOS晶体管NM2、 NM3、 NM5和NM6，以及PMOS晶体管PM2禾n PM3;其中PM2和 PM3的栅级与所述偏置电路11中PM1的栅级直接相连接...NMOS管NM2 和NM3的栅级为所述自偏置低压运算跨导放大器电路的差分输入端 口 ...所述NMOS晶体管NM5和NM6为尾电流管，该尾电流管NM5 和NM6为所述差分输入级电路12提供直流偏置电流。” 说明书第3页第[0015]段：“尾电流管NM5和NM6的漏极分别与差分输入对NM2和NM3的源极相连，栅极分 别与NM2和NM3的漏极相连，该结构提供了差分输入级电路12的共 模反馈...” | 目标专利中（图1），差分电路（如CML缓冲器110）包含晶体管（MN1, MN2）的差分配对，并基于参考信号VREF通过下拉晶体管MN3产生尾电流。对比文件明确公开了差分输入级电路12，其包含NM2和NM3构成的差分配对，以及作为尾电流管的NM5和NM6。偏置电路11产生的偏置电压施加到PM2和PM3的栅极，PM2和PM3作为有源负载与尾电流管NM5、NM6共同工作，为差分配对NM2、NM3提供直流偏置电流（即尾电流）。虽然尾电流管NM5、NM6的栅极连接方式（共模反馈）与目标专利（直接由VREF偏置）不同，但其核心功能“基于参考信号（偏置）为差分配对产生尾电流”已被直接公开。本领域技术人员能毫无疑义地理解，该电路配置实现了基于偏置信号为差分对提供工作电流。 |
| G: 其中，所述校准电路被进一步配置为反馈所述参考信号并且基于所述反馈而调节所述参考信号。《直接公开》 | 说明书第3页第[0016]段：“所述输出级电路13的输入管为NMOS晶体管NM4，栅级与NM3的漏级直接相连接；负载管为二极管形式连接的PMOS晶体管PM4， PM4的漏极与栅极以及NM4的漏级相连接，并耦合到所述偏置电路11中PM0的栅级，为偏置电路提供电流...” 说明书第3页第[0020]段：“...而偏置电路11的直流偏置则由输出级电路13提供，形成一个自偏置的运算跨导放大器。” 说明书第4页第[0026]段：“将偏置电路中的理想电流源用输出级的负载管来代替，形成一个环路，由于共模反馈的存在该电路能够稳定工作；” | 目标专利中（图2及[0033]段），校准电路200将产生的参考信号VREF反馈至OTA 210的MN29，以调节尾电流ITAIL210，从而构成闭环调节。对比文件明确公开了其电路形成“自偏置”的“环路”结构。具体地，输出级13的负载管PM4的电流（与输出电压相关）被耦合（反馈）到偏置电路11中PM0的栅极，为偏置电路提供电流，从而调节整个电路的偏置点（即参考信号）。这构成了一个反馈环路，基于输出级的信号（反馈）来调节产生偏置（参考信号）的偏置电路11。因此，对比文件直接公开了校准电路（自偏置环路）反馈参考信号（偏置电压/电流）并基于该反馈进行调节的技术特征。 |
| H: 其中，所述校准电路被进一步配置为基于第一参考电流和第二参考电流产生所述参考信号。《未公开》 | 无相应内容。 | 目标专利中（图2及[0030]-[0032]段），校准电路200明确基于两个独立的参考电流IP和I0来产生参考信号VREF。对比文件中的自偏置电路仅利用其输出级提供的单一电流来产生偏置，没有提及或暗示基于两个独立的参考电流（如IP和I0）来生成偏置信号。对比文件未公开此特征。 |
| I: 其中，所述运算跨导放大器被配置用于基于所述反馈产生尾电流。《直接公开》 | 说明书第3页第[0012]段：“所述NMOS晶体管NM5和NM6为尾电流管，该尾电流管NM5 和NM6为所述差分输入级电路12提供直流偏置电流。” 说明书第3页第[0015]段：“尾电流管NM5和NM6的漏极分别与差分输入对NM2和NM3的源极相连，栅极分 别与NM2和NM3的漏极相连，该结构提供了差分输入级电路12的共 模反馈...” | 目标专利中（图2），OTA 210基于反馈的参考信号VREF，通过晶体管MN29产生尾电流ITAIL210。对比文件中的运算跨导放大器（其差分输入级12是其核心部分）包含尾电流管NM5和NM6，它们为差分对NM2、NM3提供尾电流。虽然NM5和NM6的栅极连接方式（连接到NM2、NM3的漏极以实现共模反馈）与目标专利OTA 210中MN29的栅极（接收VREF）不同，但对比文件[0015]段明确指出该结构是“共模反馈”。在电路原理上，共模反馈本身就是一种反馈机制，其作用是根据差分输出的共模电平来调节尾电流。因此，对比文件中的运算跨导放大器（差分输入级12）被配置为基于一种反馈（共模反馈）来产生尾电流。本领域技术人员能毫无疑义地理解这一点。 |
| J: 其中，所述校准电路进一步包括被配置用于将参考电流转换为参考电压的电路，以及其中所述运算跨导放大器被进一步配置为基于所述参考电压产生输出。《未公开》 | 无相应内容。 | 目标专利中（图2及[0030]段），校准电路200包括由电流源212和电阻Rb构成的电路，用于将参考电流IP转换为参考电压VIN，OTA 210基于VIN产生输出电流I21、I22。对比文件中未描述任何将“参考电流”转换为“参考电压”的专门电路结构。其差分输入级12的输入是直接施加的差分电压信号Vinn和Vinp，并非由一个独立的参考电流转换而来的参考电压。因此，该特征未被公开。 |
| K: 其中，所述校准电路被进一步配置为相对于所述工艺或条件变化保持所述参考电压恒定。《未公开》 | 无相应内容。 | 目标专利中（[0034]-[0036]段及图3步骤312），校准电路200通过设计（如利用带隙电压和电阻比例）使参考电压VIN相对于PVT变化保持恒定。对比文件中未提及或描述其内部任何电压（例如偏置电压或输入参考电压）被配置为相对于工艺或条件变化保持恒定。其说明书[0037]-[0038]段强调环路增益的稳定性，而非某个内部参考电压的恒定性。因此，该特征未被公开。 |
| L: 其中，所述第二参考电压是基于第二参考电流的，以及其中所述第二参考电流相对于所述工艺或条件变化是恒定的。《未公开》 | 无相应内容。 | 目标专利中（[0032]、[0058]-[0060]段），第二参考电压V0是基于第二参考电流I0的，并且I0被设计为相对于PVT变化恒定（例如使用带隙电压和片外电阻）。对比文件未公开任何“第二参考电压”或“第二参考电流”，更未提及使某个参考电流相对于工艺或条件变化保持恒定。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<F>>><<<G>>><<<I>>>