**对比文件名称**：2011-07-20_发明授权_CN101471632B 环路增益可控的自偏置低压运算跨导放大器电路
**目标专利名称**：用于校准差分电路中跨导或增益随工艺或条件变化的方法和设备 CN107210716B
**本次调用模型名称**：DeepSeek-R1
---
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：校准电路，包括运算跨导放大器和运算放大器，并且所述校准电路被配置用于产生参考信号** <br> **《直接公开》** | 说明书第[0018]段：“所述输出级电路13的输入管为NMOS晶体管NM4，栅极与NM3的漏极直接相连接；负载管为二极管形式连接的PMOS晶体管PM4，PM4的漏极与栅极以及NM4的漏极相连接，并耦合到所述偏置电路11中PM0的栅极……”。图1示出了由晶体管NM4和PM4构成的输出级电路13。说明书第[0001]段、图1及全文描述了“自偏置低压运算跨导放大器电路”，其核心即为一个运算跨导放大器（OTA）。 | 对比文件公开了一种“自偏置低压运算跨导放大器电路”（说明书第[0001]段）。该电路包含一个由NM2、NM3、NM5、NM6、PM2、PM3等构成的差分输入级（即运算跨导放大器，OTA）（说明书第[0018]段），以及一个由NM4和PM4构成的输出级电路13（说明书第[0018]段）。输出级电路13作为一个共源放大器（说明书第[0035]段），其功能是将输入信号放大并输出，属于运算放大器的一种基本结构。该电路的偏置电路11（包括PM0、PM1、NM0、NM1）与输出级13相连，共同作用产生一个偏置电压/电流（例如提供给PM2、PM3栅极的偏置），这个偏置电压即为提供给内部差分输入级（OTA）的“参考信号”，用于设定其工作点。因此，对比文件公开了一个包含运算跨导放大器（差分输入级）和运算放大器（输出级）的电路，且该电路被配置用于产生一个参考信号（偏置电压）。 |
| **B：以及至少一个差分电路，均被配置用于基于所述参考信号以相对于工艺或条件变化的经校准的跨导而操作，** <br> **《直接公开》** | 说明书第[0018]段：“所述偏置电路11提供差分输入级电路12的直流偏置，使得差分输入级电路12提供足够高的小信号增益……”。说明书第[0032]段：“偏置电路11提供差分输入级电路12的直流偏置……这样形成了一个自偏置的运算跨导放大器”。说明书第[0065]段：“而由于工艺的浮动为一随机过程，为了留出充足的设计裕度，就必须将环路增益控制在1以下，而且环路增益越小则电路的稳定性也越好……”。图3、4、5展示了电路在不同工艺转角、温度、电源电压下的性能曲线。 | 对比文件中的“差分输入级电路12”（由NM2、NM3、NM5、NM6、PM2、PM3构成）本身就是一个差分电路（晶体管差分配对）。该差分电路基于由偏置电路11和输出级13共同产生的偏置电压（即“参考信号”）进行工作（说明书第[0018], [0032]段）。对比文件的核心发明点之一就是通过控制尾电流管尺寸比（参数a）来控制环路增益，从而使得放大器的性能（如开环增益）在面对工艺、温度、电压（PVT）变化时能够被设定并保持在一个期望的、稳定的范围内（说明书第[0065]段，图3-5）。这意味着该差分输入级电路12的跨导（gm）通过所述自偏置环路和尺寸比控制，在PVT变化下被“校准”或稳定化到一个目标值附近。因此，对比文件公开了一个差分电路，其基于内部产生的参考信号，以相对于PVT变化而言经过稳定化（即经校准）的跨导进行操作。 |
| **C：其中所述校准电路被进一步配置为独立于所述至少一个差分电路产生所述参考信号** <br> **《未公开》** | 说明书第[0032]段：“偏置电路11提供差分输入级电路12的直流偏置……而偏置电路11的直流偏置则由输出级电路13提供，这样形成了一个自偏置的运算跨导放大器”。说明书第[0018]段：“PM4的漏极与栅极以及NM4的漏极相连接，并耦合到所述偏置电路11中PM0的栅极，为偏置电路提供电流。” | 目标专利中“独立于所述至少一个差分电路”是一个关键限定，强调校准电路（图2的200）产生参考信号VREF时，不从其要校准的差分电路（图1的110, 120）接收任何反馈，是单向的、独立工作的模块。对比文件中的“自偏置”结构恰恰相反：其偏置电路11的直流偏置是由输出级电路13（PM4）提供的（说明书第[0018], [0032]段），而输出级13的输入又直接来自差分输入级12（NM3的漏极）。这意味着产生“参考信号”（偏置电压）的环路（偏置电路11）与差分输入级电路12、输出级电路13构成了一个闭合的、相互依赖的反馈环路（见图1及说明书描述）。参考信号的产生依赖于差分电路（输入级和输出级）的状态，并非“独立于”它们。因此，该特征未被对比文件公开。 |
| **D：所述运算放大器被配置用于将基于所述运算跨导放大器的输出的电压与独立于所述运算跨导放大器的第二参考电压进行比较** <br> **《未公开》** | 说明书第[0018]段描述了输出级电路13：“所述输出级电路13的输入管为NMOS晶体管NM4……负载管为二极管形式连接的PMOS晶体管PM4……”。其功能是放大信号并提供驱动能力（第[0035]段），文中未提及其具有电压比较功能。全文也未提及任何与运算跨导放大器输出无关的“第二参考电压”。 | 目标专利中，运算放大器220（图2）的核心功能是进行比较：它将一个基于OTA 210输出的电压V1，与一个独立产生的第二参考电压V0进行比较。对比文件中的输出级电路13（NM4和PM4构成）是一个简单的共源放大器，其功能是信号放大和提供电流增益（说明书第[0035]段）。它并非一个电压比较器，也没有被描述或暗示具有将两个电压进行比较的功能。更重要的是，对比文件的整个电路是一个自包含的闭环放大器，不存在一个独立于其内部OTA（差分输入级）的“第二参考电压”。因此，该特征未被对比文件公开。 |
| **E：以及所述参考信号是基于所述比较的。** <br> **《未公开》** | （同特征D） | 由于对比文件中的输出级电路13不具备电压比较功能，且不存在独立的第二参考电压，因此也就不存在“基于比较产生参考信号”这一技术手段。参考信号（偏置电压）的产生是基于内部闭环的电流镜和自偏置机制，而非基于两个电压的比较。因此，该特征未被公开。 |
| **F：其中，所述至少一个差分电路中的每个差分电路包括晶体管的差分配对，以及其中所述至少一个差分电路中的每个差分电路被进一步配置为基于所述参考信号针对其相应的晶体管的差分配对产生尾电流。** <br> **《直接公开》** | 说明书第[0018]段：“所述差分输入级电路12包括NMOS晶体管NM2、NM3、NM5和NM6，以及PMOS晶体管PM2和PM3；……所述NMOS晶体管NM5和NM6为尾电流管，该尾电流管NM5和NM6为所述差分输入级电路12提供直流偏置电流。” 第[0034]段：“尾电流管NM5和NM6的漏极分别与差分输入对NM2和NM3的源极相连，栅极分别与NM2和NM3的漏极相连”。图1清晰显示了该结构。 | 对比文件中的差分输入级电路12明确包含了由NM2和NM3构成的晶体管差分配对（说明书第[0018]段）。同时，该电路包含了专门的尾电流管NM5和NM6，它们为差分配对NM2、NM3提供直流偏置电流（即尾电流）（说明书第[0018]段）。NM5和NM6的栅极连接到PM1的栅极（见图1及说明书第[0013]段），而PM1的栅极电压是由整个自偏置环路（偏置电路11和输出级13）产生的偏置电压（即“参考信号”）所设定的。因此，差分电路（输入级12）基于该参考信号，通过NM5和NM6为其差分配对（NM2， NM3）产生了尾电流。该特征被直接公开。 |
| **G：其中，所述校准电路被进一步配置为反馈所述参考信号并且基于所述反馈而调节所述参考信号。** <br> **《直接公开》** | 说明书第[0018]段：“PM4的漏极与栅极以及NM4的漏极相连接，并耦合到所述偏置电路11中PM0的栅极，为偏置电路提供电流。” 第[0032]段：“而偏置电路11的直流偏置则由输出级电路13提供，这样形成了一个自偏置的运算跨导放大器”。图1清楚显示了从输出（NM4漏极/PM4漏极/栅极）到偏置电路输入（PM0栅极）的连接。 | 对比文件的整个电路是一个“自偏置”结构。输出级电路13的输出（即NM4和PM4的漏极节点电压）被“耦合到所述偏置电路11中PM0的栅极”（说明书第[0018]段）。这意味着电路的输出信号（可视为一种状态信号）被反馈到了偏置电路11的输入端。偏置电路11根据这个反馈信号来调节其提供给差分输入级12的偏置电流/电压（即“参考信号”），从而形成闭环调节，以稳定整体电路的工作点（说明书第[0032]段）。这完全符合“反馈所述参考信号并且基于所述反馈而调节所述参考信号”的技术特征。 |
| **H：其中，所述校准电路被进一步配置为基于第一参考电流和第二参考电流产生所述参考信号。** <br> **《未公开》** | 全文未提及任何名为“第一参考电流”或“第二参考电流”的元件或信号。偏置电路11的偏置电流来源于输出级PM4（说明书第[0018]段），而非独立的参考电流源。 | 目标专利的校准电路200（图2）明确包含基于两个独立参考电流IP和I0来产生参考信号VREF的架构（如电流源212、214）。对比文件的电路是一个自偏置放大器，其偏置电流由内部环路自身产生并维持，并未使用外部或内部独立的“第一参考电流”和“第二参考电流”作为产生参考信号的基准。其偏置的建立依赖于晶体管尺寸比例和内部反馈，而非与两个参考电流的比较或运算。因此，该特征未被对比文件公开。 |
| **I：其中，所述运算跨导放大器被配置用于基于所述反馈产生尾电流。** <br> **《直接公开》** | 说明书第[0018]段：“所述NMOS晶体管NM5和NM6为尾电流管，该尾电流管NM5和NM6为所述差分输入级电路12提供直流偏置电流。” 第[0034]段：“尾电流管NM5和NM6的漏极分别与差分输入对NM2和NM3的源极相连，栅极分别与NM2和NM3的漏极相连”。结合特征G的反馈路径，NM5、NM6的栅极偏置受反馈环路影响。 | 对比文件中的运算跨导放大器即差分输入级电路12。该电路包含尾电流管NM5和NM6（说明书第[0018]段）。如特征G所述，整个电路存在一个反馈环路（输出反馈至偏置电路PM0）。这个反馈环路最终会调节提供给PM2、PM3（以及进而影响NM5、NM6栅极）的偏置电压。因此，运算跨导放大器（输入级12）的尾电流（由NM5、NM6产生）是基于整个电路的反馈信号（该反馈信号调节了偏置电压）而产生的。这与目标专利中OTA 210基于反馈的VREF产生尾电流ITAIL210（图2，MN29）在原理和作用上是相同的。该特征被直接公开。 |
| **J：其中，所述校准电路进一步包括被配置用于将参考电流转换为参考电压的电路，以及其中所述运算跨导放大器被进一步配置为基于所述参考电压产生输出。** <br> **《未公开》** | 全文未提及任何将“参考电流”转换为“参考电压”的电路（如目标专利中的电阻Rb将IP转换为VIN）。对比文件中运算跨导放大器（输入级12）的输入是外部差分信号vinp/vinn（说明书第[0018]段），并非由一个内部的“参考电压”驱动。 | 目标专利中有一个明确的“参考电流转参考电压”的模块（电阻Rb等），其产生的参考电压VIN作为OTA 210的输入。对比文件完全没有这样的结构。其运算跨导放大器（输入级12）是一个信号放大级，处理的是外部的差分输入信号（vinp, vinn），而不是一个用于校准的、内部产生的恒定参考电压。因此，该特征未被公开。 |
| **K：其中，所述校准电路被进一步配置为相对于所述工艺或条件变化保持所述参考电压恒定。** <br> **《隐含公开》** | 说明书第[0065]段：“而由于工艺的浮动为一随机过程，为了留出充足的设计裕度，就必须将环路增益控制在1以下……”。图3、4、5展示了电路在不同工艺转角、温度、电源电压下，通过控制参数a，可以使环路增益和开环增益保持相对稳定。说明书第[0032]段描述了自偏置结构。 | 目标专利中“保持参考电压恒定”的目的是为了在PVT变化下实现稳定的跨导校准。对比文件虽然没有明确提及一个名为“参考电压”的节点需要保持恒定，但其发明目的和技术效果是高度相关的：通过自偏置结构和控制尾电流管尺寸比（参数a），使得整个放大器的环路增益和性能在PVT变化下保持稳定（说明书第[0065]段，图3-5）。为了实现这种稳定，其内部产生并反馈调节的偏置电压（即相当于目标专利的“参考信号”，在对比文件中是供给PM2、PM3栅极的电压）必须在PVT变化下被动态调节，以最终将电路的工作点（包括跨导）稳定在目标值附近。本领域技术人员可以理解，在一个旨在对抗PVT变化的自偏置稳定环路中，环路内部的关键偏置电压（参考信号）必然是相对稳定或受控的，否则无法实现整体性能的稳定。因此，可以合理推断对比文件的电路被配置为在PVT变化下保持其内部关键偏置电压（参考电压）的稳定性，从而隐含公开了该特征。 |
| **L：其中，所述第二参考电压是基于第二参考电流的，以及其中所述第二参考电流相对于所述工艺或条件变化是恒定的。** <br> **《未公开》** | 全文未提及任何“第二参考电压”或“第二参考电流”，更未提及一个相对于PVT变化恒定的第二参考电流。 | 该特征涉及目标专利中一个具体的校准架构：使用一个恒定的第二参考电流I0来产生用于比较的第二参考电压V0。对比文件的电路架构完全不同，不存在这样的独立参考电流源和比较机制。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<F>>><<<G>>><<<I>>><<<k>>>