**对比文件名称**：2002-08-29_发明申请_US20020120795A1 Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface
**目标专利名称**：148与硬件流控制的增强型串行外围接口CN108369569B
**本次调用模型名称**：DeepSeek最新版模型
以下是根据目标专利权利要求划分的技术特征，与对比文件进行比对的表格。
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括：串行外围接口总线**<br>**《直接公开》** | [0002] Serial interfaces for data communications between components of data processing systems are numerous. One fairly typical such interface definition is referred to as the SPI (Serial Peripheral Interface)...<br>[0003] The SPI, may be characterised as a synchronous, three-wire serial interface. | 对比文件明确描述了SPI（串行外围接口）总线，这是一种用于数据处理系统组件间数据通信的典型串行接口。因此，技术特征A被对比文件直接公开。 |
| **技术特征B：主设备，所述主设备耦合至所述串行外围接口总线并且被适配成：断言从选择线上的第一电压状态以发起在所述串行外围接口总线的一个或多个数据线上的数据交换**<br>**《隐含公开》** | [0003] In addition, one or more chip select signals of master device are connected to enable inputs of slave device can be used from master to slave if more than one slave is connected to the SPI interface.<br>[0028] It is to be mentioned that in case there is more then one slave device the master device needs to activate and deactivate chip-select outputs to address the right slave device. | 对比文件公开了主设备使用芯片选择（chip select）信号来寻址从设备（对应目标专利的“从选择线”）。虽然未明确描述“断言第一电压状态”的具体电平，但本领域技术人员公知，SPI协议中主设备需要通过将芯片选择线驱动到有效的逻辑电平（即“第一电压状态”，如低电平有效或高电平有效）来选中从设备并发起数据交换。对比文件[0028]明确指出主设备需要“激活（activate）”芯片选择输出来寻址正确的从设备，这隐含了主设备通过将芯片选择线置于有效状态来发起通信。因此，该特征被对比文件隐含公开。 |
| **技术特征C：在所述从选择线保持在所述第一电压状态的同时在所述串行外围接口总线的时钟线上传送时钟信号，其中所述数据交换与所述时钟信号同步**<br>**《隐含公开》** | [0003] The SPI, may be characterised as a synchronous, three-wire serial interface. A master device... and a slave device... communicate by means of their respective SPI interfaces. ... The output of clock-generator is connected to the clock input of shift register and to a pin labelled SCK (for S clock). | 对比文件将SPI描述为同步接口，并明确提到了主设备具有连接到SCK（时钟）引脚并生成时钟的时钟发生器。在SPI标准操作中，主设备在选中从设备（即芯片选择线有效）期间提供时钟信号以同步数据交换。虽然对比文件没有明确写出“在从选择线保持在第一电压状态的同时传送时钟信号”这句话，但本领域技术人员能够毫无疑义地推断，作为同步接口，主设备在发起并维持与从设备的通信（通过保持芯片选择有效）时，必然需要提供同步时钟。因此，该特征被对比文件隐含公开。 |
| **技术特征D：以及在所述从选择线处于第二电压状态的同时抑制在所述一个或多个数据线上传送数据**<br>**《未公开》** | 无直接对应描述。对比文件中用于暂停传输的机制是独立的SPIHOLD信号线，而非改变从选择线的状态。 | 目标专利的核心发明点之一在于，将“从选择线”本身的状态（第一电压状态 vs. 第二电压状态）复用为硬件流控制信号。当从设备需要流控时，它将从选择线驱动到“第二电压状态”（例如，与主设备初始驱动的有效电平相反的电平），主设备检测到此状态即抑制数据传输。对比文件完全没有公开利用“从选择线”的第二种电压状态来进行流控制。对比文件使用了一条独立的专用信号线“SPIHOLD”（见[0022], [0027]）来请求暂停传输。这是两种截然不同的技术手段。因此，对比文件没有公开技术特征D。 |
| **技术特征E：以及从设备，所述从设备耦合至所述串行外围接口总线**<br>**《直接公开》** | [0003] ... a slave device, such as an analogue-to-digital converter or similar peripheral, communicate by means of their respective SPI interfaces.<br>[0019] ... a serial peripheral interface master device SPIMD and a serial peripheral interface slave device SPISD. | 对比文件多次明确提及并描述了串行外围接口从设备（slave device）及其与SPI总线的耦合关系。因此，技术特征E被对比文件直接公开。 |
| **技术特征F：其中所述从设备具有接收缓冲器并且被适配成：在所述从选择线保持在所述第一电压状态的同时将数据接收到所述接收缓冲器中**<br>**《隐含公开》** | [0003] Both master device and slave device have a data path for entering data to be transmitted into and retrieving received data from their respective shift registers.<br>[0021] ... a slave receive data part SRDATP that is adapted to receive data send by the serial peripheral master device SPIMD. | 对比文件公开了从设备具有接收数据部分（SRDATP），这可以对应于接收缓冲器的功能。同时，SPI通信的标准操作是：当从设备被选中（即从选择线处于有效/第一电压状态）时，它通过数据线（如MOSI）接收来自主设备的数据。虽然对比文件没有明确写出“接收缓冲器”和“在从选择线保持在第一电压状态的同时”这两个限定词，但本领域技术人员可以合理推断，从设备的接收数据部分（SRDATP）在通信会话期间（即芯片选择线有效期间）会接收并暂存数据。因此，该特征被对比文件隐含公开。 |
| **技术特征G：以及当所述接收缓冲器的占用率达到或超过阈值占用率水平时断言所述从选择线上的所述第二电压状态**<br>**《未公开》** | [0027] If the slave device is not ready for transmission or if it needs to hold the transmission (for instance if a receive buffer or a FIFO is full), the slave decision part SDEP instructs the transfer hold request sending part THSP to activate the signal SPIHOLD to signify to the master SPIMD that the transfer must be stopped. | 目标专利中，从设备通过驱动“从选择线”到第二电压状态来实现流控制断言。对比文件中，从设备在接收缓冲器满时，是通过一个完全独立的专用信号线“SPIHOLD”来发送保持请求（hold request），从而暂停传输。对比文件完全没有提及或暗示从设备会去驱动或改变“从选择线”（即芯片选择线）的状态来作为流控制信号。两种机制在信号路径和实现方式上存在根本区别。因此，对比文件没有公开技术特征G。 |
| **技术特征H：其中所述主设备包括第一驱动器电路，所述第一驱动器电路被配置成使用高阻抗输出将所述从选择线驱动至所述第一电压状态**<br>**《未公开》** | 无相关描述。 | 对比文件虽然提到了主设备有芯片选择输出（[0028]），但完全没有描述驱动这些输出的电路的具体特性，特别是没有提及“高阻抗输出”这一关键配置。目标专利中主设备驱动器的高阻抗特性是与从设备的低阻抗驱动器配合实现总线仲裁（即从设备能覆盖主设备驱动状态）的基础。对比文件未涉及此内容。 |
| **技术特征I：以及所述从设备包括第二驱动器电路，所述第二驱动器电路被配置成使用低阻抗输出将所述从选择线驱动至所述第一电压状态。**<br>**《未公开》** | 无相关描述。 | 对比文件中的从设备具有驱动“SPIREQ”和“SPIHOLD”信号线的部分（SPIREQS, THSP），但这些是独立于芯片选择线（从选择线）的额外信号线。对比文件从未描述或暗示从设备具有驱动“芯片选择线”（即从选择线）的能力，更不用说配置为“低阻抗输出”了。在对比文件描述的SPI架构中，芯片选择线是由主设备单向控制的。因此，该特征未被公开。 |
| **技术特征J：其中，所述第一驱动器电路和所述第二驱动器电路的阻抗被选择成使得当所述高阻抗输出试图将所述从选择线驱动至所述第一电压状态时所述低阻抗输出被启用以将所述从选择线驱动至所述第二电压状态。**<br>**《未公开》** | 无相关描述。 | 该特征描述了主、从设备驱动器之间特定的阻抗关系设计，目的是实现从设备能够通过低阻抗驱动覆盖主设备的高阻抗驱动，从而改变从选择线的状态。这是目标专利实现其复用从选择线进行硬件流控制的核心电路设计。对比文件完全没有涉及任何关于驱动器阻抗配置或通过阻抗竞争来改变总线状态的内容。因此，该特征未被公开。 |
| **技术特征K：其中，所述主设备被适配成通过以下操作来断言所述第一电压状态：致使线驱动器将所述从选择线朝向所述第一电压状态驱动**<br>**《未公开》** | 无相关描述。 | 对比文件仅提及主设备“激活”芯片选择输出，但未描述其内部具体的驱动操作过程，如“致使线驱动器...驱动”。该特征属于实现细节，对比文件未公开。 |
| **技术特征L：以及当所述从选择线达到所述第一电压状态时致使所述线驱动器进入开路操作模式。**<br>**《未公开》** | 无相关描述。 | “开路操作模式”是目标专利中一个具体的驱动器控制特性，用于在驱动到目标电平后释放总线，由保持器电路维持状态。对比文件未提及任何关于驱动器进入特殊模式（如开路模式）的内容。 |
| **技术特征M：其中，所述主设备包括：保持器电路，所述保持器电路被配置成在所述线驱动器已进入所述开路操作模式之后维持所述从选择线的信令状态。**<br>**《未公开》** | 无相关描述。 | “保持器电路”是目标专利为实现其特定驱动方案（先驱动后释放）而引入的组件。对比文件中没有对应组件或功能的描述。 |
| **技术特征N：其中，所述从设备被适配成：在断言所述从选择线上的所述第二电压状态之后，当所述接收缓冲器的所述占用率落在所述阈值占用率水平之下时断言所述从选择线上的所述第一电压状态。**<br>**《未公开》** | 无相关描述。 | 该特征描述了从设备在流控条件解除后，主动将从选择线驱动回第一电压状态以恢复通信的完整流程。这依赖于从设备具备驱动从选择线的能力以及相应的控制逻辑。如前述，对比文件中的从设备不驱动从选择线，流控的解除机制也未描述。因此，该特征未被公开。 |
| **技术特征O：其中，所述从设备包括流控制决策电路，所述流控制决策电路被配置成：监视所述接收缓冲器的所述占用率**<br>**《隐含公开》** | [0027] If the slave device is not ready for transmission or if it needs to hold the transmission (for instance if a receive buffer or a FIFO is full), the slave decision part SDEP instructs the transfer hold request sending part THSP... | 对比文件明确指出，从设备的决策部分（SDEP）能够在接收缓冲器或FIFO满时，做出请求暂停传输的决定。这必然意味着SDEP需要监视接收缓冲器的占用率（或满状态）。因此，虽然术语“流控制决策电路”不同，但功能实质相同，该特征被对比文件隐含公开。 |
| **技术特征P：监视所述从选择线的电压状态**<br>**《未公开》** | 无相关描述。 | 目标专利中，从设备的流控决策需要监视从选择线的状态（以确认自身是否被选中）。对比文件中的从设备决策部分（SDEP）控制的是独立的SPIREQ和SPIHOLD信号，其决策逻辑是基于自身是否有数据要发送或缓冲器是否满，并未提及需要监视主设备控制的芯片选择线（从选择线）的状态。因此，该特征未被公开。 |
| **技术特征Q：以及当所述从选择线的所述电压状态处于所述第一电压状态并且所述接收缓冲器的所述占用率处于等于或超过所述阈值占用率水平的水平时致使线驱动器电路断言所述从选择线上的所述第二电压状态。**<br>**《未公开》** | 无相关描述。 | 该特征描述了目标专利流控制逻辑触发动作的完整条件（从选择线有效且缓冲器满）和动作（驱动从选择线至第二状态）。对比文件中从设备触发流控（发送SPIHOLD）的条件是“not ready for transmission or if it needs to hold the transmission (for instance if a receive buffer or a FIFO is full)”，但触发的动作是激活独立的SPIHOLD信号线，而非驱动从选择线。两者在触发条件和执行动作上均不同。因此，该特征未被公开。 |
| **技术特征R：其中，所述流控制决策电路被配置成：在致使所述线驱动器电路断言第二电压状态之后并且在所述接收缓冲器的所述占用率落在低于所述阈值占用率水平之下的水平之后致使所述线驱动器电路使所述从选择线返回至所述第一电压状态。**<br>**《未公开》** | 无相关描述。 | 该特征描述了流控制解除的完整控制逻辑。对比文件描述了通过SPIHOLD信号请求暂停传输，但未描述传输暂停后如何恢复（即SPIHOLD信号如何取消）。更重要的是，此特征涉及对“从选择线”的驱动控制，而对比文件中从设备不具备此能力。因此，该特征未被公开。 |
<<<A>>><<<E>>><<<b>>><<<c>>><<<f>>><<<o>>>