对比文件名称：2005-07-13_发明公开_EP1553731A2 Data communication system and controller
目标专利名称：与硬件流控制的增强型串行外围接口CN108369569B
模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：串行外围接口总线<br>《直接公开》 | [0002] The present invention relates to a data communication system which performs one-to-many data communications using a serial communication bus, specifically a serial peripheral interface (SPI) communication...<br>[0013] ...the data communication system 50 for SPI serial communications... | 对比文件明确其发明涉及使用串行通信总线，特别是串行外围接口（SPI）通信的系统。对比文件通篇描述的正是SPI通信总线系统。因此，技术特征A被直接公开。 |
| **技术特征B**：主设备，所述主设备耦合至所述串行外围接口总线并且被适配成：断言从选择线上的第一电压状态以发起在所述串行外围接口总线的一个或多个数据线上的数据交换<br>《直接公开》 | [0008] ...and Chip Select signal lines each of which connects the maser device to respective slave devices...<br>[0013] ...and Chip Select signal lines which respectively connect the master device 51 and each of the slave devices...<br>[0020] ...the main micro computer 1 asserts the Chip Select signal line 3A to implement an SPI communication... | 对比文件描述了主设备（main micro computer 1/master device 51）通过断言（asserts）片选信号线（Chip Select signal line，等同于从选择线）来发起与从设备之间的SPI通信。断言即意味着使信号线处于有效的电压状态（例如，文件中提及的低电压有效）。因此，主设备断言从选择线上的（第一）电压状态以发起数据交换被直接公开。 |
| **技术特征C**：在所述从选择线保持在所述第一电压状态的同时在所述串行外围接口总线的时钟线上传送时钟信号，其中所述数据交换与所述时钟信号同步<br>《直接公开》 | [0020] ...The main micro computer 1 controls the clock signal line 4 to output clock signals... The main micro computer 1 outputs transmission data (TX DATA) 51 to the subsidiary micro computer 2 in synchronism with the clock signal. The subsidiary micro computer 2 outputs reception data (RX DATA) 61 to the main micro computer 1 in synchronism with the clock signal...<br>[0021] ...At the end of output of the clock signal, the main micro computer 1 negates the Chip Select signal line 3A... | 对比文件明确记载，在片选信号线3A被断言（即保持在有效状态）的时间段T1内，主设备在时钟线4上传送时钟信号，并且数据的输出（交换）是与该时钟信号同步进行的。片选信号在时钟信号输出结束时才被取消断言（negates）。这完全符合技术特征C的描述。因此，该特征被直接公开。 |
| **技术特征D**：以及在所述从选择线处于第二电压状态的同时抑制在所述一个或多个数据线上传送数据<br>《未公开》 | 对比文件中未找到相关描述。 | 对比文件描述了主设备通过断言/取消断言片选信号线来控制通信的开始和结束。然而，对比文件完全没有提及或暗示“从设备可以主动将片选线驱动到第二电压状态（即取消断言状态或相反状态）”，以及“主设备在检测到片选线处于此第二电压状态时，抑制数据传输”。对比文件的流控制或通信仲裁是基于软件队列（如通信作业队列111131），而非目标专利所述的、由从设备基于接收缓冲器占用率通过硬件驱动片选线来实现的物理层流控制。因此，技术特征D未被公开。 |
| **技术特征E**：以及从设备，所述从设备耦合至所述串行外围接口总线，<br>《直接公开》 | [0013] ...the data communication system 50 for SPI serial communications consists of a master device 51, slave devices (67, 71, and 75)... | 对比文件明确其SPI通信系统包括主设备和多个从设备（slave devices），这些从设备必然耦合至SPI总线。因此，技术特征E被直接公开。 |
| **技术特征F**：其中所述从设备具有接收缓冲器并且被适配成：在所述从选择线保持在所述第一电压状态的同时将数据接收到所述接收缓冲器中<br>《隐含公开》 | [0030] ...reception data memory 123 to store data that is received by the micro computer.<br>[0040] ...reception buffer 111112 to store received data.<br>[0020] ...The subsidiary micro computer 2 outputs reception data (RX DATA) 61 to the main micro computer 1 in synchronism with the clock signal. | 对比文件公开了从设备（如subsidiary micro computer 2）在主设备断言片选线期间，在时钟同步下输出（对于从设备而言，即发送）数据。同时，对比文件也公开了系统存在用于存储接收数据的存储器/缓冲器（reception data memory 123, reception buffer 111112）。本领域技术人员可以合理推断，在SPI通信中，从设备在作为接收方时（例如，接收主设备的TX DATA 51），同样需要将同步接收到的数据存入某个接收缓冲器中，特别是在对比文件提到存在接收缓冲器的背景下。因此，技术特征F被隐含公开。 |
| **技术特征G**：以及当所述接收缓冲器的占用率达到或超过阈值占用率水平时断言所述从选择线上的所述第二电压状态。<br>《未公开》 | 对比文件中未找到相关描述。 | 这是目标专利硬件流控制的核心机制。对比文件虽然提到了接收缓冲器（见特征F分析），但完全没有描述从设备会监视该缓冲器的占用率，更未提及基于占用率达到阈值来主动驱动（断言）片选线至第二电压状态以实现流控制。对比文件的通信控制完全由主设备主导，流控（如有）是通过软件队列管理实现的（如图11A，步骤S33返回“Busy”状态）。因此，技术特征G未被公开。 |
| **技术特征H**：其中所述主设备包括第一驱动器电路，所述第一驱动器电路被配置成使用高阻抗输出将所述从选择线驱动至所述第一电压状态<br>《未公开》 | 对比文件中未找到相关描述。 | 对比文件描述了主设备断言和取消断言片选信号线，但未具体公开其驱动电路的内部结构或输出阻抗特性。本领域技术人员无法从对比文件中毫无疑义地得出或必然推断出主设备使用“高阻抗输出”来驱动片选线。因此，技术特征H未被公开。 |
| **技术特征I**：以及所述从设备包括第二驱动器电路，所述第二驱动器电路被配置成使用低阻抗输出将所述从选择线驱动至所述第一电压状态。<br>《未公开》 | 对比文件中未找到相关描述。 | 对比文件未描述从设备具备驱动片选信号线的能力。在对比文件的系统中，片选线是由主设备单向控制的（见[0013] “Chip Select signal lines which respectively connect the master device 51 and each of the slave devices”），从设备仅作为接收方。没有公开或暗示从设备包含用于驱动片选线的驱动器电路，更不用说其配置为“低阻抗输出”。因此，技术特征I未被公开。 |
| **技术特征J**：其中，所述第一驱动器电路和所述第二驱动器电路的阻抗被选择成使得当所述高阻抗输出试图将所述从选择线驱动至所述第一电压状态时所述低阻抗输出被启用以将所述从选择线驱动至所述第二电压状态。<br>《未公开》 | 对比文件中未找到相关描述。 | 该特征是实现主从设备对共享片选线进行“线与”式硬件流控制的特定电路设计。对比文件既未公开主/从设备驱动器的阻抗特性（H、I），也未公开两者同时驱动同一线路以及阻抗间存在覆盖关系的任何内容。因此，技术特征J未被公开。 |
| **技术特征K**：其中，所述主设备被适配成通过以下操作来断言所述第一电压状态：致使线驱动器将所述从选择线朝向所述第一电压状态驱动<br>《隐含公开》 | [0020] ...the main micro computer 1 asserts the Chip Select signal line 3A... | 断言一个信号线至特定电压状态，在本领域通常意味着通过一个驱动器电路（即线驱动器）将该线路驱动到目标电平。虽然对比文件未明确提及“线驱动器”一词，但这是数字电路实现信号驱动的公知且必然的手段。本领域技术人员可以毫无困难地推断，主设备要断言片选线，必然需要通过其内部的线驱动器电路来执行驱动操作。因此，技术特征K被隐含公开。 |
| **技术特征L**：以及当所述从选择线达到所述第一电压状态时致使所述线驱动器进入开路操作模式。<br>《未公开》 | 对比文件中未找到相关描述。 | 对比文件仅描述了主设备断言片选线的行为，但完全没有提及在断言后使驱动器进入“开路操作模式”（如高阻态）的具体操作步骤或模式。这是一种特定的电路控制方式，并非断言操作的必然或公知推论。因此，技术特征L未被公开。 |
| **技术特征M**：其中，所述主设备包括：保持器电路，所述保持器电路被配置成在所述线驱动器已进入所述开路操作模式之后维持所述从选择线的信令状态。<br>《未公开》 | 对比文件中未找到相关描述。 | 由于对比文件未公开线驱动器进入开路操作模式（特征L），因此与之配套的、用于在驱动器高阻态后维持线路状态的“保持器电路”自然也未被公开。对比文件没有描述此类电路。因此，技术特征M未被公开。 |
| **技术特征N**：其中，所述从设备被适配成：在断言所述从选择线上的所述第二电压状态之后，当所述接收缓冲器的所述占用率落在所述阈值占用率水平之下时断言所述从选择线上的所述第一电压状态。<br>《未公开》 | 对比文件中未找到相关描述。 | 这是目标专利硬件流控制中“恢复传输”的步骤。如前述，对比文件未公开从设备基于缓冲器占用率主动驱动片选线的机制（特征G），因此从设备在占用率下降后再次驱动片选线至第一电压状态的后续步骤也无从谈起。因此，技术特征N未被公开。 |
| **技术特征O**：其中，所述从设备包括流控制决策电路，所述流控制决策电路被配置成：监视所述接收缓冲器的所述占用率<br>《未公开》 | 对比文件中未找到相关描述。 | 对比文件提到了接收缓冲器的存在（特征F分析），但未描述任何电路或逻辑模块被配置为持续“监视”该缓冲器的“占用率”。在对比文件描述的系统中，没有出现基于缓冲器占用率进行实时硬件流控制的需求或相应模块。因此，技术特征O未被公开。 |
| **技术特征P**：监视所述从选择线的电压状态<br>《直接公开》 | [0020] ...The subsidiary micro computer 2 outputs reception data (RX DATA) 61 to the main micro computer 1 in synchronism with the clock signal. | 在SPI通信中，从设备必须在片选线被断言（处于有效电压状态）时才能进行通信（发送或接收）。因此，从设备必然具备检测片选线电压状态（即是否被主设备选中）的能力，这是SPI从设备接口的基本功能。对比文件中从设备在片选线断言期间输出数据，即隐含了其必须监视该线的状态以知晓通信何时开始和结束。因此，技术特征P被直接公开。 |
| **技术特征Q**：以及当所述从选择线的所述电压状态处于所述第一电压状态并且所述接收缓冲器的所述占用率处于等于或超过所述阈值占用率水平的水平时致使线驱动器电路断言所述从选择线上的所述第二电压状态。<br>《未公开》 | 对比文件中未找到相关描述。 | 这是目标专利流控制决策电路的核心判断逻辑和动作。对比文件既未公开从设备具备流控制决策电路（O），也未公开从设备具有用于驱动片选线的线驱动器电路（I），更未公开将“片选线处于第一电压状态（被选中）”与“接收缓冲器满”这两个条件结合，并触发驱动片选线至第二电压状态的逻辑。因此，技术特征Q未被公开。 |
| **技术特征R**：其中，所述流控制决策电路被配置成：在致使所述线驱动器电路断言第二电压状态之后并且在所述接收缓冲器的所述占用率落在低于所述阈值占用率水平之下的水平之后致使所述线驱动器电路使所述从选择线返回至所述第一电压状态。<br>《未公开》 | 对比文件中未找到相关描述。 | 这是流控制决策电路在触发“暂停”后，待条件满足时触发“恢复”的完整控制逻辑。如前述，对比文件未公开相关的决策电路、线驱动器、以及基于占用率触发状态转换的机制，因此该恢复控制逻辑也未被公开。因此，技术特征R未被公开。 |
<<<A>>><<<B>>><<<C>>><<<E>>><<<P>>>
<<<f>>><<<k>>>