## 对比文件与目标专利技术特征公开性分析
### 对比文件名称
**2017-01-26_US2017024209A_发明申请_US20170024209A1 MIXED-WIDTH SIMD OPERATIONS USING EVEN_ODD REGISTER PAIRS FOR WIDE DATA ELEMENTS**
### 目标专利名称
**482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B**
### 本次调用模型名称
**DeepSeek-R1-Distill-Qwen-7B**
---
## 技术特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：《直接公开》<br>计算机系统中的第一多个位位置，每个位位置均包括具有预定数目的位槽的寄存器 | **[0034]** "SIMD instruction 200 may specify source vector operand 202 comprising eight 8-bit data elements."<br>**[0035]** "first component destination vector operand expressed as first register 204x of the pair includes a first subset of the results..."<br>**[0027]** "Each vector operand would include two or more data elements." | 对比文件公开了源向量操作数202包括多个8位数据元素（相当于位槽），目标向量操作数用一对寄存器204x、204y表示。对比文件明确公开了"第一多个位位置"（多个寄存器）的结构，每个寄存器包含预定数目的数据元素（相当于位槽），对应于目标专利的"第一多个位位置"和"位槽的寄存器"概念。 |
| **技术特征B**：《直接公开》<br>预定数目的位槽中的每个位槽均被配置为临时地存储预定数目的位的数据中的相应位 | **[0034]** "SIMD instruction 200 may specify source vector operand 202 comprising eight 8-bit data elements...which produces corresponding eight resulting destination data elements..."<br>**[0035]** "first component destination vector operand expressed as first register 204x of the pair includes a first subset of the results of SIMD instruction 200 performed on even-numbered source data elements..." | 对比文件公开了每个8位数据元素存储相应位的数据，并且经过SIMD操作后产生相应的目标数据元素。每个数据元素槽位临时存储对应的位数据，这对应于目标专利中位槽存储相应位的技术特征。 |
| **技术特征C**：《直接公开》<br>预定数目的位对应于若干不同数据位宽度中的一个数据位宽度 | **[0003]** "SIMD instructions may specify mixed-width operands where data elements of a first vector operand may be of a first bit-width and data elements of a second vector operand may be of a second bit-width, where the first and second bit-widths differ from each other."<br>**[0034]** "source vector operand 202 comprising eight 8-bit data elements...destination data elements...up to 16-bits of storage" | 对比文件明确公开了混合宽度操作数的概念，源操作数为8位宽度，目标操作数为16位宽度（第二宽度是第一宽度的两倍）。这对应于目标专利中"若干不同数据位宽度中的一个数据位宽度"的技术特征。 |
| **技术特征D**：《隐含公开》<br>固定的位打包网络，被配置为将预定数目的位从第一多个位位置打包到第二多个位位置 | **[0035]** "first component destination vector operand expressed as first register 204x of the pair includes a first subset of the results of SIMD instruction 200 performed on even-numbered source data elements 0, 2, 4, and 6 of source vector operand 202."<br>**[0036]** "the amount of movement involved to generate a corresponding destination data element A-H is contained within the same SIMD lane or an adjacent SIMD lane." | 对比文件隐含公开了从源寄存器到目标寄存器的数据打包机制。虽然对比文件没有明确使用"位打包网络"的术语，但其描述了将源数据元素（来自源向量操作数）映射/打包到目标寄存器（目标向量操作数对）的过程，偶数位元素对应第一个目标寄存器，奇数位元素对应第二个目标寄存器，这隐含公开了位打包的概念。 |
| **技术特征E**：《隐含公开》<br>通过将存储在第一多个位位置的每个相应位位置中的预定数目的位槽中的相同特定位槽位置中的位路由到第二多个位位置的特定位位置的寄存器的位槽中，来打包预定数目的位 | **[0035]** "even-numbered source data elements 0, 2, 4, and 6 of source vector operand 202 correspond to or generate destination data elements A, C, E, and G of first register 204x; and odd-numbered source data elements 1, 3, 5, and 7 of source vector operand 202 correspond to or generate destination data elements B, D, F, and H of second register 204y."<br>**[0036]** "the amount of movement involved to generate a corresponding destination data element A-H is contained within the same SIMD lane or an adjacent SIMD lane." | 对比文件公开了位元素按照其在源寄存器中的位置（偶数位或奇数位）被路由到目标寄存器中对应的位置。虽然没有详细描述位槽的概念，但通过公开源数据元素与目标数据元素之间的一一对应关系，隐含公开了位路由机制。 |
| **技术特征F**：《未公开》<br>固定的位打包网络包括在第一多个位位置中的位槽与第二多个位位置中的位槽之间的固定的点对点连接 | 对比文件中没有明确的段落或内容描述固定的点对点连接 | 对比文件描述的是逻辑层面的数据映射关系，没有公开物理网络层面的固定点对点连接。目标专利要求保护的"固定的位打包网络"及其点对点连接结构在对比文件中没有对应描述。 |
| **技术特征G**：《隐含公开》<br>被配置为：容纳输入到第一多个位位置的若干不同数据位宽度中的每一个 | **[0003]** "SIMD instructions may specify mixed-width operands where data elements of a first vector operand may be of a first bit-width and data elements of a second vector operand may be of a second bit-width..."<br>**[0029]** "In another exemplary aspect of this disclosure, the second bit-width of the destination data elements can be greater than, and specifically, twice the size of the first bit-width of the source data elements." | 对比文件公开了系统可以处理不同的位宽度（源操作数8位，目标操作数16位，或反之），隐含公开了系统能够容纳不同的数据位宽度。 |
| **技术特征H**：《隐含公开》<br>并且将数据从第一多个位位置打包到第二多个位位置中 | **[0035]** "first component destination vector operand expressed as first register 204x of the pair includes a first subset of the results of SIMD instruction 200 performed on even-numbered source data elements 0, 2, 4, and 6 of source vector operand 202."<br>**[0028]** "In one exemplary aspect of this disclosure, the second bit-width of the destination data elements can be less than, and specifically, half the size of the first bit-width..." | 对比文件隐含公开了数据从源向量操作数（第一多个位位置）打包到目标向量操作数对（第二多个位位置）的过程。 |
| **技术特征I**：《未公开》<br>其中第二多个位位置中使用的位位置比第一多个位位置少 | 对比文件中没有明确的段落或内容描述第二多个位位置比第一多个位位置少 | 对比文件中源向量操作数和目标向量操作数都包含相同数量的数据元素（都是8个或4个），虽然位宽度不同，但没有公开"使用的位位置更少"的概念。 |
| **技术特征J**：《未公开》<br>还包括：包含在存储器设备内的第二多个位位置，其中存储器设备还被配置为存储位束 | 对比文件中没有明确的段落或内容描述存储器设备或位束的存储 | 对比文件主要关注SIMD操作的逻辑实现和寄存器层面的映射，没有涉及存储器设备或位束存储的概念。 |
| **技术特征K**：《未公开》<br>其中第二多个位位置包括存储器设备中的多个存储器单元 | 对比文件中没有明确的段落或内容描述存储器单元 | 对比文件中的第二多个位位置（目标寄存器对）被描述为处理器内的寄存器，而非存储器设备中的存储器单元。 |
| **技术特征L**：《未公开》<br>其中位束中的位的数目对应于存储器设备的存储器数据字长 | 对比文件中没有明确的段落或内容描述位束与存储器数据字长的关系 | 对比文件没有涉及存储器存储或位束存储的概念，因此没有公开此技术特征。 |
| **技术特征M**：《未公开》<br>其中固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分 | 对比文件中没有明确的段落或内容描述计算数据路径网络或存储器数据路径 | 对比文件描述的是SIMD操作的指令格式和执行逻辑，没有涉及数据路径网络的概念。 |
| **技术特征N**：《直接公开》<br>其中第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成 | **[0001]** "More specifically, some aspects relate to mixed-width single instruction multiple data (SIMD) operations..."<br>**[0034]** "SIMD instruction 200 may specify the same operation or common instruction to be performed on source data elements..."<br>**[0036]** "Considering eight 8-bit SIMD lanes, e.g., referred to as SIMD lanes 0-7, with each lane comprising a respective source data element 0-7..." | 对比文件明确公开了这是用于混合宽度SIMD操作的系统，包含多个SIMD通道（SIMD lanes 0-7），每个通道包含相应的数据元素。源数据元素由SIMD单元的各个通道生成，这直接对应于目标专利的"具有若干通道的SIMD单元"的技术特征。 |
| **技术特征O**：《隐含公开》<br>其中每一个位束具有的大小是SIMD单元的通道的数目的倍数 | **[0036]** "Considering eight 8-bit SIMD lanes, e.g., referred to as SIMD lanes 0-7..."<br>**[0035]** "first component destination vector operand expressed as first register 204x of the pair includes a first subset of the results...A, C, E, and G" | 对比文件公开了8个SIMD通道，每个通道8位数据元素。第一目标寄存器存储4个结果（A、C、E、G），第二目标寄存器也存储4个结果（B、D、F、H）。虽然对比文件没有使用"位束"术语，但数据元素的分组（4个一组）隐含符合倍数关系的概念。 |
| **技术特征P**：《隐含公开》<br>其中装置还可操作以用于解包操作，其中通过固定的位打包网络的反向操作，第二多个位位置中的位束被解包到第一多个位位置 | **[0041]** "Thus code space can be effectively utilized and data movement across SIMD lanes can be minimized even in cases where the source vector operands are wider than the destination vector operands, by specifying a pair of component source vector operands or expressing the source vector operand as a pair of registers."<br>**[0042]** "source data elements of the pair of component source vector operands (expressed as a pair of registers 242x, 242y) are arranged such that first register 242x...will generate the results corresponding to even-numbered destination data elements..." | 对比文件公开了源向量操作数和目标向量操作数之间的双向映射关系。当源操作数宽于目标操作数时，使用寄存器对表示源操作数，并映射到目标操作数。这种双向映射关系隐含公开了解包操作的概念。 |
---
## 结论
对比文件2017-01-26_US2017024209A主要涉及**混合宽度SIMD操作使用偶数-奇数寄存器对处理宽数据元素**，与目标专利的**可变位宽度数据格式的打包和解包网络**在技术领域上存在一定关联，但两者解决的问题和技术实现方式存在明显差异：
**直接公开的技术特征**：A（第一多个位位置的寄存器结构）、B（位槽存储相应位）、C（不同数据位宽度）、N（SIMD单元生成数据）
**隐含公开的技术特征**：D（位打包机制）、E（位路由）、G（容纳不同位宽度）、H（数据打包）、O（位束大小倍数）、P（解包操作）
**未公开的技术特征**：F（固定点对点连接）、I（位位置减少）、J（存储器设备存储位束）、K（存储器单元）、L（位束与存储器字长关系）、M（计算/存储器数据路径网络）
<<<A>>>
<<<B>>>
<<<C>>>
<<<D>>>
<<<E>>>
<<<G>>>
<<<H>>>
<<<N>>>
<<<O>>>
<<<P>>>