## 对比文件与目标专利技术特征比对分析
**对比文件名称：** 2007-09-27_US2007226469A_发明申请_US20070226469A1 Permutable address processor and method
**目标专利名称：** 482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B
**声明使用的模型名称：** 本分析基于专利创造性评估标准流程，使用技术特征逐项比对方法。
## 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：《隐含公开》** | [0016] "a processor with a permutable address mode including an arithmetic unit having a register file"<br>[0033] "Arithmetic unit 14, FIG. 2, typically includes a data register file 30 and one or more compute units 32" | 对比文件在[0016]段公开了处理器包括具有寄存器文件(register file)的算术单元，在[0033]段更详细描述了算术单元包括数据寄存器文件(data register file)30和多个计算单元32。这隐含公开了计算机系统中的第一多个位位置具有寄存器的结构，与目标专利中"第一多个位位置的每个位位置均包括具有预定数目的位槽的寄存器"的技术方案相关。 |
| **技术特征B：《隐含公开》** | [0013] "data in any form to be reordered to a native domain form of the machine for fast, easy processing"<br>[0033] "data register file 30" | 对比文件虽然未明确使用"位槽"术语，但其描述的数据寄存器文件用于临时存储和重新排序数据的技术方案，本领域技术人员能够理解其中的位存储结构与目标专利的位槽功能相对应。 |
| **技术特征C：《隐含公开》** | [0013] "data in any form to be reordered to a native domain form of the machine for fast, easy processing"<br>[0003] "mixed endian" applications | 对比文件在[0013]段描述了数据可以以任何形式重新排序为机器的本地域形式，在[0003]段提到了混合端 endian 应用，表明系统能够处理不同的数据格式，这隐含公开了支持多种数据位宽度的技术特征。 |
| **技术特征D：《隐含公开》** | [0016] "a permutation circuit in at least one of the buses for reordering the data elements of a word transferred between the register file and storage device"<br>[0032] "permutation circuit 26a, b, c" | 对比文件在[0016]段公开了在总线中设置置换电路(permutation circuit)用于重新排序在寄存器文件和存储设备之间传输的数据字，这对应于目标专利中将数据从第一多个位位置打包到第二多个位位置的功能。 |
| **技术特征E：《隐含公开》** | [0036] "map register 60a may program the logic matrix 80a to place byte 3 of word 70 in the most significant byte stage, place byte 1 in the next two stages, place byte 0 in the least significant byte stage, and ignore byte 2" | 对比文件详细描述了通过映射寄存器编程逻辑矩阵来将数据字的特定字节放置到寄存器的特定阶段，实现数据重新排序的功能。这与目标专利中"将存储在第一多个位位置的每个相应位位置中的预定数目的位槽中的相同特定位槽位置中的所有位路由到第二多个位位置的特定位位置的寄存器的位槽中"的技术方案相关。 |
| **技术特征F：《直接公开》** | [0016] "a permutation circuit in at least one of the buses for reordering the data elements of a word transferred between the register file and storage device"<br>[0041] "a straightforward hardwired network 210, FIG. 10" | 对比文件在[0016]段公开了置换电路位于总线上，在[0041]段明确公开了转置电路可以包括直接的硬连线网络( straightforward hardwired network)210，该网络硬连线连接行字节到寄存器的各部分，这直接对应于目标专利中"固定的点对点连接"的技术特征。 |
| **技术特征G：《隐含公开》** | [0013] "data in any form to be reordered to a native domain form of the machine for fast, easy processing and then if desired to be reordered back to its original form"<br>[0003] "mixed endian" | 对比文件在[0013]段描述了数据可以以任何形式重新排序，表明系统能够容纳不同格式的数据，这与目标专利中"容纳输入到第一多个位位置的若干不同数据位宽度中的每一个"的技术特征相关。 |
| **技术特征H：《直接公开》** | [0016] "a permutation circuit in at least one of the buses for reordering the data elements of a word transferred between the register file and storage device"<br>[0018] "loading a data register with a word from a storage device, reordering it to a second format compatible with the native order" | 对比文件明确公开了置换电路用于重新排序在寄存器和存储设备之间传输的数据元素，在[0018]段描述了从存储设备加载数据寄存器并重新排序到与算术单元本机顺序兼容的第二格式，这直接公开了目标专利"将数据从第一多个位位置打包到第二多个位位置"的技术特征。 |
| **技术特征I：《未公开》** | - | 对比文件主要关注数据格式的转换和重新排序，未明确描述第二多个位位置中使用的位位置数量与第一多个位位置的比较关系。 |
| **技术特征J：《直接公开》** | [0016] "interconnecting the register file with a storage device"<br>[0032] "external memory 12" | 对比文件在[0016]段公开了寄存器文件与存储设备之间的互连，在[0032]段更具体地描述了外部存储器12，这直接对应于目标专利中"包含在存储器设备内的第二多个位位置，其中存储器设备还被配置为存储位束"的技术特征。 |
| **技术特征K：《直接公开》** | [0037] "pointer register 74 and pointer register 76 address location 100 and 102 in memory 12 The word in memory 100 is a thirty-two bit word in four bytes"<br>[0037] "in columns 104 of four data registers 106, 108, 110 and 112" | 对比文件在[0037]段描述了存储器中的多个位置(100, 102等)以及四个数据寄存器，这对应于目标专利中"第二多个位位置包括存储器设备中的多个存储器单元"的技术特征。 |
| **技术特征L：《隐含公开》** | [0037] "The word in memory 100 is a thirty-two bit word in four bytes" | 对比文件公开了存储字为32位字，由四个字节组成，这隐含暗示了位束大小与存储器字长的对应关系。 |
| **技术特征M：《直接公开》** | [0016] "a permutation circuit in at least one of the buses for reordering the data elements of a word transferred between the register file and storage device"<br>[0032] "store bus 20 and one or more load buses 22 and 24 interconnecting" | 对比文件在[0016]段公开了置换电路位于总线上，在[0032]段描述了存储总线和加载总线互连寄存器文件与存储设备，这直接公开了目标专利中"固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分"的技术特征。 |
| **技术特征N：《直接公开》** | [0002] "Single Instruction Multiple Data (SIMD) is another form of vector oriented processing which can apply parallelism at the pixel level"<br>[0002] "n times faster than a single compute unit processor where n is the number of compute units in the SIMD" | 对比文件在[0002]段明确公开了SIMD(单指令多数据)是另一种向量导向处理形式，能够在像素级别应用并行处理，其中n是SIMD中计算单元的数量。这直接对应于目标专利中"第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成"的技术特征。 |
| **技术特征O：《隐含公开》** | [0002] "n times faster than a single compute unit processor where n is the number of compute units in the SIMD"<br>[0037] "in columns 104 of four data registers 106, 108, 110 and 112" | 对比文件描述了SIMD中计算单元数量n的概念，以及四个数据寄存器的使用，隐含暗示了数据组织与SIMD通道数目的关系。 |
| **技术特征P：《直接公开》** | [0010] "permuted on the load to efficiently utilize the arithmetic units in its native form and then permuted back to its original form on the store"<br>[0013] "reordered back to its original form" | 对比文件在[0010]段明确公开了在加载时置换以高效利用算术单元的本机形式，然后在存储时置换回其原始形式，在[0013]段也描述了重新排序回原始形式。这直接对应于目标专利中"通过固定的位打包网络的反向操作，第二多个位位置中的位束被解包到第一多个位位置"的技术特征。 |
## 总结性论述
经过对对比文件US20070226469A1与目标专利CN111788553B的技术特征逐项比对分析，可以得出以下结论：
**直接公开的技术特征：** 技术特征F(固定的点对点连接)、技术特征H(将数据从第一多个位位置打包到第二多个位位置)、技术特征J(包含在存储器设备内的第二多个位位置)、技术特征K(第二多个位位置包括存储器设备中的多个存储器单元)、技术特征M(固定的位打包网络包括计算数据路径网络或存储器数据路径的一部分)、技术特征N(第一多个位位置中的位由SIMD单元生成)、技术特征P(通过固定的位打包网络的反向操作进行解包)。
**隐含公开的技术特征：** 技术特征A(第一多个位位置包括寄存器)、技术特征B(位槽临时存储数据)、技术特征C(对应不同数据位宽度)、技术特征D(将位从第一位置打包到第二位置)、技术特征E(将相同位槽位置的位路由到位束)、技术特征G(容纳不同数据位宽度)、技术特征L(位束数目对应存储器字长)、技术特征O(位束大小是SIMD通道数目的倍数)。
**未公开的技术特征：** 技术特征I(第二多个位位置中使用的位位置比第一多个位位置少)。
<<<a>>><<<b>>><<<c>>><<<d>>><<<e>>><<<f>>><<<g>>><<<h>>><<<j>>><<<k>>><<<l>>><<<m>>><<<n>>><<<o>>><<<p>>>