## 对比文件与目标专利技术特征比对分析
**对比文件名称**: 2015-12-02_EP2950202A_发明公开_EP2950202A1 PROCESSOR AND DATA GATHERING METHOD
**目标专利名称**: 482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B
**本次调用模型名称**: Claude Code
---
## 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：《直接公开》<br>所述装置包括：所述计算机系统中的第一多个位位置，所述第一多个位位置中的每个位位置均包括具有预定数目的位槽的寄存器 | [0015] "The storage units 21 and 22 are storage devices such as a register, a cache memory, or a buffer. The storage unit 21 is divided into at least areas 201 and 203."<br>[0052] "The buffer group 46 includes buffers 461 and 462. The buffers 461 and 462 each are a storage device which is divided into areas of ways w0 to wQ-1 so as to store data elements in the respective areas."<br>[0053] "The vector register group 47 includes vector registers 471, 472, ..., and 47n (n is a natural number of 2 or more). The vector registers 471 and the like each are a storage device which is divided into areas of ways w0 to wQ-1 so as to store data elements in respective areas." | 对比文件在[0015]段明确公开了存储单元（如寄存器）被划分为多个区域（areas 201, 203），每个区域具有预定数目的位槽。在[0052]、[0053]段进一步公开了缓冲区和向量寄存器被划分为多个way区域，这与目标专利中"第一多个位位置"和"位槽"的概念实质相同，本领域技术人员能够毫无疑义地识别出该技术特征。 |
| **技术特征B**：《直接公开》<br>并且所述预定数目的位槽中的每个位槽均被配置为临时地存储预定数目的位的数据中的相应位 | [0014] "The data set 11 includes a plurality of data elements such as data element a 101 and data element b 102."<br>[0054] "The data sorting unit 453 receives a set of two words of data elements as a response to the memory access request and sorts the respective data elements to any one of the switching units 451 and 452." | 对比文件在[0014]段描述了数据组包括多个数据元素，每个数据元素存储在相应的区域中。在[0054]段描述了数据排序单元接收数据元素并将其分配到相应的切换单元，这与目标专利中位槽临时存储数据位的技术特征实质相同。 |
| **技术特征C**：《隐含公开》<br>所述预定数目的位对应于若干不同数据位宽度中的一个数据位宽度 | [0049] "Number of words N for successive memory accesses (N is a natural number of 2 or more and P or smaller)"<br>[0083] "In Conventional Method 2, first, the processor 90a stores member variables array[0].a and array[0].b of the 0th structure array in one vector register 97 using an instruction of loading a plurality of successive words." | 对比文件在[0049]段描述了访问的字数N可以是2或更大且不超过P，这隐含了不同数据位宽度的概念。在[0083]段描述了存储多个连续字的操作，暗示了可变数据宽度的处理方式。本领域技术人员通过推理可以理解该技术特征。 |
| **技术特征D**：《隐含公开》<br>固定的位打包网络，被配置为在所述计算机系统中将所述预定数目的位从所述第一多个位位置打包到第二多个位位置 | [0055] "The data sorting unit 453 receives a set of two words of data elements as a response to the memory access request and sorts the respective data elements to any one of the switching units 451 and 452."<br>[0098] "The switching units 451a and 452a select a read source way based on the designations of read source control signals SIG4 and SIG5 from the instruction control circuit 43a and read the data elements from the selected way." | 对比文件在[0055]段和[0098]段描述了数据排序单元和切换单元对数据元素进行排序和路由的功能，这隐含了数据打包网络的存在。虽然未明确命名为"固定的位打包网络"，但本领域技术人员可以识别出这种数据路由功能与打包网络的对应关系。 |
| **技术特征E**：《隐含公开》<br>其中所述固定的位打包网络被配置为通过将存储在所述第一多个位位置的每个相应位位置中的所述预定数目的位槽中的相同特定位槽位置中的所述预定数目的位中的所有位路由到所述第二多个位位置的特定位位置的寄存器的位槽中，来打包所述预定数目的位，以在所述第二多个位位置的相应的位位置中形成位束 | [0054] "The data sorting unit 453 may sort the data elements in the order in which the respective data elements are read from the memory 30. That is, a data element read earlier may be output to the switching unit 451 and a data element read later may be output to the switching unit 452."<br>[0068] "The data values z[0].a to z[Q-1].a of the ways w0 to wQ-1 of the buffer 461 are written to the vector register 471, and the data values z[0].b to z[Q-1].b of the ways w0 to wQ-1 of the buffer 462 are written to the vector register 472" | 对比文件在[0054]段描述了数据元素按读取顺序被分配到不同的切换单元，这隐含了将相同位槽位置的数据聚合的机制。在[0068]段描述了数据从缓冲区写入向量寄存器的过程，暗示了位束的形成。本领域技术人员通过这些描述可以合理推断出位束形成的技术特征。 |
| **技术特征F**：《直接公开》<br>其中所述固定的位打包网络包括在所述第一多个位位置中的位槽与所述第二多个位位置中的位槽之间的固定的点对点连接 | [0056] "Here, the switching unit 451 is connected to the buffer 461 so as to write data elements to any one of the designated ways w0 to wQ-1 in the buffer 461. Similarly, the switching unit 452 is connected to the buffer 462 so as to write data elements to any one of the designated ways w0 to wQ-1 in the buffer 462."<br>[0053] "Moreover, the vector register 471 and the buffer 461 are connected (that is, the two are associated with each other) and a set of stored data elements can be migrated between them." | 对比文件在[0056]段明确描述了切换单元451与缓冲区461之间的连接关系，以及切换单元452与缓冲区462之间的连接关系。在[0053]段进一步描述了向量寄存器与缓冲区之间的关联连接。这些描述直接公开了位槽之间的固定点对点连接。 |
| **技术特征G**：《隐含公开》<br>并且被配置为：容纳输入到所述第一多个位位置的所述若干不同数据位宽度中的每一个 | [0049] "Number of words N for successive memory accesses (N is a natural number of 2 or more and P or smaller)"<br>[0078] "In this embodiment, eight words of data elements are gathered by one instruction, four memory accesses and two register writing operations are required for this gathering." | 对比文件在[0049]段描述了可变字数的访问操作，在[0078]段描述了gather指令处理多个字的能力，这隐含了容纳不同数据位宽度的功能。本领域技术人员可以推断出该网络能够处理不同的数据位宽度。 |
| **技术特征H**：《直接公开》<br>并且将数据从所述第一多个位位置打包到所述第二多个位位置中 | [0054] "The data sorting unit 453 receives a set of two words of data elements as a response to the memory access request and sorts the respective data elements to any one of the switching units 451 and 452."<br>[0068] "the data values z[0].a to z[Q-1].a of the ways w0 to wQ-1 of the buffer 461 are written to the vector register 471" | 对比文件在[0054]段描述了数据排序单元将数据分配到切换单元，在[0068]段描述了数据从缓冲区写入向量寄存器，这直接公开了数据从第一位置打包到第二位置的技术特征。 |
| **技术特征I**：《隐含公开》<br>其中所述第二多个位位置中使用的位位置比所述第一多个位位置少 | [0067] "Thus, when the way number W is "Q-1," the data value z[Q-1].a is written to the way wQ-1 of the buffer 461 and the data value z[Q-1].b is written to the way wQ-1 of the buffer 462" | 对比文件在[0067]段描述了数据写入操作涉及多个way，但使用连续的way编号，这隐含了在某些情况下使用的way数量可能少于总的可用位置。本领域技术人员可以推断出第二位置使用的位位置可能少于第一位置的技术特征。 |
| **技术特征J**：《直接公开》<br>还包括：包含在存储器设备内的所述第二多个位位置，其中所述存储器设备还被配置为存储所述位束 | [0013] "Fig. 1 is a block diagram illustrating a configuration of a data processing device 1000 including a processor 20 according to Embodiment 1. The data processing device 1000 includes a memory 10 and the processor 20. The memory 10 is a storage device in which data sets 11 and 12 and the like are stored."<br>[0095] "The scatter instruction according to this embodiment stores data elements of a plurality of vector registers k to k+N-1 in an array of structures disposed on a memory." | 对比文件在[0013]段明确描述了数据处理设备包括处理器和存储器，存储器用于存储数据组。在[0095]段描述了scatter指令将向量寄存器的数据存储到存储器中，这直接公开了第二多个位位置位于存储器设备中并存储数据束的技术特征。 |
| **技术特征K**：《直接公开》<br>其中所述第二多个位位置包括所述存储器设备中的多个存储器单元 | [0014] "Moreover, the data set 12 includes a plurality of data elements such as data element c 103 and data element d 104. Here, it is assumed that the data element c 103 and the data element d 104 are stored in adjacent storage areas in the memory 10." | 对比文件在[0014]段描述了数据元素存储在存储器的相邻存储区域中，这直接公开了存储器包括多个存储单元（区域）的技术特征。 |
| **技术特征L**：《隐含公开》<br>其中位束中的位的数目对应于所述存储器设备的存储器数据字长 | [0054] "The data sorting unit 453 receives a set of two words of data elements as a response to the memory access request and sorts the respective data elements to any one of the switching units 451 and 452."<br>[0078] "In this embodiment, eight words of data elements are gathered by one instruction" | 对比文件在[0054]段和[0078]段描述了数据访问和gather操作的字（words）单位，隐含了位束的大小与存储器数据字长的对应关系。本领域技术人员可以理解数据组织与存储器字长的关联。 |
| **技术特征M**：《直接公开》<br>其中固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分 | [0044] "The memory access control circuit 45 is a circuit that controls a memory access process from the processor 40 to the memory 30."<br>[0051] "The operation circuit 44 executes a vector operation on the plurality of vector data elements read from the vector register group 47 in response to an instruction from the instruction control circuit 43 and writes the operation results to the vector register group 47." | 对比文件在[0044]段描述了存储器访问控制电路控制处理器与存储器之间的内存访问过程，在[0051]段描述了操作电路执行向量操作。这直接公开了打包/排序功能可以作为计算数据路径或存储器数据路径的一部分。 |
| **技术特征N**：《直接公开》<br>其中所述第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成 | [0003] "In recent years, processors capable of executing vector operations have been developed. A vector operation performs a plurality of scalar operations as one operation on vector data elements."<br>[0051] "The operation circuit 44 executes a vector operation on the plurality of vector data elements read from the vector register group 47 in response to an instruction from the instruction control circuit 43" | 对比文件在[0003]段明确提到了向量操作处理多个标量操作作为单一操作，在[0051]段描述了操作电路对多个向量数据元素执行向量操作，这直接公开了SIMD类型的向量处理单元生成数据的技术特征。 |
| **技术特征O**：《隐含公开》<br>其中每一个位束具有的大小是所述SIMD单元的通道的数目的倍数 | [0049] "Number of words N for successive memory accesses (N is a natural number of 2 or more and P or smaller)"<br>[0078] "In this embodiment, eight words of data elements are gathered by one instruction, four memory accesses and two register writing operations are required for this gathering." | 对比文件在[0049]段描述了可变的字数N，在[0078]段描述了gather操作涉及八个字和多次内存访问，这隐含了位束大小与SIMD通道数目的倍数关系。本领域技术人员可以推断出这种关联。 |
| **技术特征P**：《直接公开》<br>其中所述装置还可操作以用于解包操作，其中通过所述固定的位打包网络的反向操作，所述第二多个位位置中的位束被解包到所述第一多个位位置 | [0088] "Embodiment 4 is an improvement example of Embodiment 2 described above. Moreover, Embodiment 4 solves the problems occurring in the scatter instruction in Conventional Method 1 and the instruction of storing a plurality of words in Conventional Method 2."<br>[0103] "The switching units 451a and 452a read data elements from the designated way number W of the corresponding buffers (S204). In this example, the switching unit 451a reads the data value z[0].a from the way w0 of the buffer 461 designated by the read source control signal SIG4." | 对比文件在[0088]段描述了 Embodiment 4作为改进示例解决了scatter指令的问题，在[0103]段描述了从缓冲区读取数据并写入存储器的过程，这直接公开了gather指令的反向操作，即scatter指令实现了从存储器到处理器的数据解包操作。 |
---
## 综合分析结论
经过对对比文件EP2950202A1与目标专利CN111788553B的权利要求技术特征进行逐项比对分析，得出以下结论：
**直接公开的技术特征**：A、B、F、H、J、K、M、N、P（10项）
**隐含公开的技术特征**：C、D、E、G、I、L、O（7项）
对比文件EP2950202A1主要涉及处理器和数据收集方法，公开了：
1. 存储单元（如寄存器和缓冲区）被划分为多个way区域
2. 数据排序单元和切换单元的数据路由功能
3. Gather指令和scatter指令实现内存与处理器之间的数据交换
4. 向量操作单元执行SIMD类型的向量操作
5. 存储器访问控制电路控制数据打包/解包过程
这些技术内容与目标专利的位打包/解包网络在功能和原理上具有实质相同的技术方案，本领域技术人员能够从对比文件中获取相应的技术教导。
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<K>>><<<L>>><<<M>>><<<N>>><<<O>>><<<P>>>