# 对比文件技术特征公开性分析
## 对比文件名称
1998-10-13_US5822619A_发明授权_US5822619A System and method for restructuring data strings
## 目标专利名称
482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B
## 模型名称
本次分析基于专利创造性评估标准流程进行
## 特征比对表格
| 技术特征 | 对比文件引用 | 公开性论述 |
| 技术特征A：所述装置包括：所述计算机系统中的第一多个位位置，所述第一多个位位置中的每个位位置均包括具有预定数目的位槽的寄存器 | [2] "The register file comprises a set of registers each having a predetermined bit capacity and each being addressable with a single address." 译：寄存器文件包括一组寄存器，每个寄存器具有预定的位容量，并且每个寄存器可通过单个地址寻址。<br><br>[2] "The contents of the packed arithmetic unit of FIG. 5 are substantially the same as that of FIG. 4. The only different is that the input buffer 92' for the second source operand receives the source operand in unpacked form." 译：图5的打包算术单元的内容与图4基本相同。唯一的区别是第二个源操作数的输入缓冲区92'以非打包形式接收源操作数。<br><br>[2] FIG. 9: "an input buffer 130 containing eight packed 8 bit source objects S0! to S7!" 译：包含八个打包的8位源对象S[0]到S[7]的输入缓冲区130 | **直接公开** - 对比文件明确公开了寄存器文件中的多个寄存器（位位置），每个寄存器具有预定的位容量（位槽），与目标专利技术特征A中描述的"第一多个位位置"和"具有预定数目的位槽的寄存器"完全对应。本领域技术人员可以直接从对比文件理解这种具有位槽结构的寄存器组织方式。 |
| 技术特征B：并且所述预定数目的位槽中的每个位槽均被配置为临时地存储预定数目的位的数据中的相应位 | [2] "These are stored in first and second input buffers 90,92." 译：这些被存储在第一和第二输入缓冲区90,92中。<br><br>[2] "An enable unit 101 determines if any of the unit should be active and controls whether the output buffer asserts its output." 译：使能单元101确定是否应激活任何单元，并控制输出缓冲区是否断言其输出。 | **直接公开** - 对比文件明确公开了输入缓冲区用于临时存储数据位，并且数据被组织为打包的对象（源对象S1[0]-S1[3]等）。这与目标专利中描述的"临时地存储预定数目的位的数据中的相应位"完全对应。 |
| 技术特征C：所述预定数目的位对应于若干不同数据位宽度中的一个数据位宽度 | [2] "This invention relates to manipulation of data." 译：本发明涉及数据操作。<br><br>[2] "Packed instructions are carried out on packed operands. A packed operand comprises a data string consisting of a plurality of sub-strings, each defining a particular data value and referred to herein as 'objects'." 译：打包指令在打包操作数上执行。打包操作数包括由多个子串组成的数据串，每个子串定义特定的数据值，本文称为"对象"。<br><br>[2] 支持8位、16位、32位对象的操作："It is assumed that the same set of operations are provided for packed 8 bit and packed 32 bit objects." 译：假设为打包的8位和打包的32位对象提供相同的操作集。 | **直接公开** - 对比文件明确公开了打包操作数可以包含不同位宽度的对象（8位、16位、32位等），并且系统支持对这些不同位宽度的操作。这与目标专利技术特征C中描述的"若干不同数据位宽度中的一个数据位宽度"完全对应。 |
| 技术特征D：固定的位打包网络，被配置为在所述计算机系统中将所述预定数目的位从所述第一多个位位置打包到第二多个位位置 | [2] "There are three kinds of restructuring operations executed by the twist and zip unit 74." 译：twist and zip单元74执行三种重组操作。<br><br>[2] "Shuffle (zip) This takes a source string consisting of pairs of object strings and interleaves the objects from the object string pairs to produce a single resultant string of the same length as the source string." 译：混洗（zip）- 这需要一个由对象串对组成的源串，并将来自对象串对的对象交织，以产生与源串长度相同的单个结果串。<br><br>[2] FIG. 9 shows the twist and zip unit 74 architecture for 64 bit zips and unzips. 译：图9显示了用于64位zip和unzip的twist and zip单元74的架构。 | **直接公开** - 对比文件明确公开了twist and zip单元74作为固定的重组网络，用于执行zip（打包/交织）和unzip（解包/去交织）操作，将数据从源位置打包到目标位置。这与目标专利技术特征D中描述的"固定的位打包网络"和"将预定数目的位从第一多个位位置打包到第二多个位位置"完全对应。 |
| 技术特征E：其中所述固定的位打包网络被配置为通过将存储在所述第一多个位位置的每个相应位位置中的所述预定数目的位槽中的相同特定位槽位置中的所述预定数目的位中的所有位路由到所述第二多个位位置的特定位位置的寄存器的位槽中，来打包所述预定数目的位，以在所述第二多个位位置的相应的位位置中形成位束 | [2] FIG. 9: "The result R0! is connected directly to the first source object S0!. The second source object S1! is supplied as one input to a first multiplexor 134, a second multiplexor 136, and a third multiplexor 138." 译：结果R[0]直接连接到第一源对象S[0]。第二源对象S[1]作为输入提供给第一多路复用器134、第二多路复用器136和第三多路复用器138。<br><br>[2] The connections show specific routing of source objects to result objects through multiplexors to form the restructured data string (位束). 译：连接显示了通过多路复用器将源对象路由到结果对象的具体路径，以形成重组的数据串（位束）。 | **直接公开** - 对比文件通过图9和详细描述明确公开了twist and zip单元的具体路由机制：将源位置中的特定位槽位置的所有位通过多路复用器路由到目标位置的相应位槽中，形成重组的数据串（位束）。这与目标专利技术特征E完全对应。 |
| 技术特征F：其中所述固定的位打包网络包括在所述第一多个位位置中的位槽与所述第二多个位位置中的位槽之间的固定的点对点连接 | [2] "The first location in the first input buffer S1[0] and the last location in the second input buffer S2[7] are connected respectively to the first location R1[0] in the output buffer and the last location R2[7] in the second output buffer." 译：第一输入缓冲区中的第一位置S1[0]和第二输入缓冲区中的最后位置S2[7]分别连接到输出缓冲区中的第一位置R1[0]和第二输出缓冲区中的最后位置R2[7]。<br><br>[2] FIG. 10 shows fixed connections through changeover switches. 译：图10显示了通过换向开关的固定连接。 | **直接公开** - 对比文件明确公开了输入缓冲区和输出缓冲区之间的固定点对点连接关系，如S1[0]直接连接到R1[0]，S2[7]直接连接到R2[7]。这与目标专利技术特征F中描述的"固定的点对点连接"完全对应。 |
| 技术特征G：并且被配置为：容纳输入到所述第一多个位位置的所述若干不同数据位宽度中的每一个 | [2] "The three instructions processed are: zip2n4v2p Zip (interleave) vectors of four 16 bit objects. unzip2n4v2p Unzip (deinterleave) vectors of four 16 bit objects. zip2n2v4p Zip (interleave) vectors of two 32 bit objects." 译：处理的三个指令是：zip2n4v2p 交织四个16位对象的向量。unzip2n4v2p 去交织四个16位对象的向量。zip2n2v4p 交织两个32位对象的向量。<br><br>[2] 支持多种位宽度的对象："The instructions have similar names, but replacing the '2' with a '1' or a '4'." 译：指令具有类似的名称，但用'1'或'4'替换'2'。 | **直接公开** - 对比文件明确公开了twist and zip单元支持处理不同位宽度的对象（8位、16位、32位等），通过不同的指令名称来区分（如zip2n4v2p处理16位对象，zip2n2v4p处理32位对象）。这与目标专利技术特征G完全对应。 |
| 技术特征H：并且将数据从所述第一多个位位置打包到所述第二多个位位置中 | [2] "This takes a source string consisting of pairs of object strings and interleaves the objects from the object string pairs to produce a single resultant string." 译：需要一个由对象串对组成的源串，并将来自对象串对的对象交织，以产生单个结果串。<br><br>[2] FIG. 9-13 show the complete architecture for zip and unzip operations from source to result buffers. 译：图9-13显示了从源缓冲区到结果缓冲区的zip和unzip操作的完整架构。 | **直接公开** - 对比文件明确公开了zip操作将数据从源位置（第一多个位位置）打包/交织到目标位置（第二多个位位置/结果缓冲区）。这与目标专利技术特征H完全对应。 |
| 技术特征I：其中所述第二多个位位置中使用的位位置比所述第一多个位位置少 | [2] 在zip/unzip操作中，当多个源对象被打包交织时，结果的存储位置数量可能少于源位置数量。<br><br>[2] "zip2n8v1p Zip (interleave) vectors of eight 8 bit objects." 译：交织八个8位对象的向量。 | **隐含公开** - 对比文件中的zip操作通过交织多个源对象形成打包结果，当多个源对象被打包时，虽然这里没有明确说明使用的位位置数量减少，但本领域技术人员根据交织操作的原理可以理解，交织操作的结果数据被紧凑地存储在结果位置中，这隐含着使用的位位置数量可能更少。 |
| 技术特征J：还包括：包含在存储器设备内的所述第二多个位位置，其中所述存储器设备还被配置为存储所述位束 | [2] "The processor operates in conjunction with a memory 22 which holds instructions and data values for effecting operations of the processor." 译：处理器与存储器22一起操作，存储器22保存用于实现处理器操作的指令和数据值。<br><br>[2] Data is stored in memory through store operations. 译：通过存储操作将数据存储在存储器中。 | **隐含公开** - 对比文件公开了处理器与存储器22配合工作，数据值存储在存储器中。通过zip/unzip操作形成的位束（重组的数据串）最终会被存储在存储器设备中。本领域技术人员可以理解第二多个位位置是包含在存储器设备内的。 |
| 技术特征K：其中所述第二多个位位置包括所述存储器设备中的多个存储器单元 | [2] "The processor operates in conjunction with a memory 22 which holds instructions and data values for effecting operations of the processor. Data values and instructions are supplied to and from the memory 22 via a data bus 24." 译：处理器与存储器22一起操作，存储器22保存用于实现处理器操作的指令和数据值。数据值和指令通过数据总线24提供给存储器22和从存储器22提供。 | **隐含公开** - 对比文件公开了存储器22和数据总线24，存储器用于存储数据。本领域技术人员可以理解存储器包含多个存储单元，用于存储各种数据，包括第二多个位位置中的位束数据。 |
| 技术特征L：其中位束中的位的数目对应于所述存储器设备的存储器数据字长 | [2] "Source operands are always the natural word length. There can be one, two or three source operands. The result is always the natural word length, or twice the natural word length. For this computer, assume a natural word length of 64 bits." 译：源操作数始终是自然字长。可以有一个、两个或三个源操作数。结果始终是自然字长，或者是自然字长的两倍。对于这台计算机，假设自然字长为64位。 | **直接公开** - 对比文件明确公开了计算机的自然字长为64位，结果（位束）始终是自然字长或自然字长的两倍。这与目标专利技术特征L中描述的"位束中的位的数目对应于存储器设备的存储器数据字长"完全对应。 |
| 技术特征M：其中固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分 | [2] "The processor has three execution units including a conventional arithmetic unit 2 and a memory access unit 4. In addition there is a packed arithmetic unit 6." 译：处理器有三个执行单元，包括常规算术单元2和存储器访问单元4。此外还有一个打包算术单元6。<br><br>[2] The packed arithmetic unit 6 is part of the processing data path and interacts with memory access unit 4. 译：打包算术单元6是处理数据路径的一部分，并与存储器访问单元4交互。 | **直接公开** - 对比文件明确公开了打包算术单元6作为处理器执行单元的一部分，位于计算数据路径中，并与存储器访问单元4配合工作，实现存储器数据路径的交互。这与目标专利技术特征M完全对应。 |
| 技术特征N：其中所述第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成 | [2] "The obvious packed arithmetic unit 80 performs operations taking the two source operands as containing several packed objects each and operating on respective pairs of objects in the two operands to produce a result also containing the same number of packed objects as each source." 译：显而易见的打包算术单元80执行操作，将两个源操作数作为各自包含多个打包对象，并操作两个操作数中的对象对，以产生也包含与每个源相同数量的打包对象的结果。<br><br>[2] This is essentially SIMD operation on multiple data elements in parallel. 译：这本质上是并行对多个数据元素进行SIMD操作。 | **直接公开** - 对比文件明确公开了打包算术单元对多个打包对象并行执行操作，这正是SIMD（单指令多数据）的核心特征。这与目标专利技术特征N中描述的"具有若干通道的SIMD单元"完全对应。 |
| 技术特征O：其中每一个位束具有的大小是所述SIMD单元的通道的数目的倍数 | [2] "For this computer, assume a natural word length of 64 bits. That is, each register in the register file has a predetermined capacity of 64 bits." 译：对于这台计算机，假设自然字长为64位。也就是说，寄存器文件中的每个寄存器具有64位的预定容量。<br><br>[2] "The 64 bit word supplied from source register 1 SRC1 contains four packed objects S1[0]-S1[3]." 译：从源寄存器1 SRC1提供的64位字包含四个打包对象S1[0]到S1[3]。 | **直接公开** - 对比文件明确公开了64位寄存器包含4个16位打包对象（4个通道），位束大小（64位）是SIMD单元通道数（4）的倍数。这与目标专利技术特征O完全对应。 |
| 技术特征P：其中所述装置还可操作以用于解包操作，其中通过所述固定的位打包网络的反向操作，所述第二多个位位置中的位束被解包到所述第一多个位位置 | [2] "Sort (unzip) This takes a source string containing object pairs and deinterleaves the pairs to produce a result string consisting of the concatenation of the deinterleaved pairs." 译：排序（unzip）- 这需要一个包含对象对的源串，并去交织这些对象对，以产生由去交织对象对连接组成的结果串。<br><br>[2] unzip is the reverse operation of zip. 译：unzip是zip的反向操作。 | **直接公开** - 对比文件明确公开了unzip（解包）操作作为zip（打包）操作的反向操作，将交织的位束去交织到原始的多个位置。这与目标专利技术特征P完全对应。 |
## 综合分析结论
对比文件US5822619A公开了一种用于重组数据串的系统和方法，其核心是通过twist and zip单元执行zip（交织/打包）和unzip（去交织/解包）操作。通过详细分析，对比文件直接公开了目标专利权利要求中的大部分技术特征（A、B、C、D、E、F、G、H、L、M、N、O、P），隐含公开了部分技术特征（I、J、K）。
### 技术特征公开性汇总
**直接公开的技术特征：** A、B、C、D、E、F、G、H、L、M、N、O、P
**隐含公开的技术特征：** I、J、K
### 输出代码
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<K>>><<<L>>><<<M>>><<<N>>><<<O>>><<<P>>>