**对比文件名称**：2014-09-18_发明申请_US20140268447A1 RADIO FREQUENCY INTEGRATED CIRCUIT (RFIC) CHARGED-DEVICE MODEL (CDM) PROTECTION
**目标专利名称**：164用于放大器的装置和方法CN107258054B
**本次调用的模型名称**：DeepSeek-R1
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号<br>**未被公开** | 对比文件全文未公开PMOS晶体管作为放大器件。图2-3、6-7、10-11中的放大器均基于n-channel晶体管（即NMOS晶体管）。例如，图3中的放大器328包括第一n-channel晶体管330和第二n-channel晶体管332（参见[0041]段）。 | 目标专利（图3）中的放大器为CMOS反相放大器结构，明确包括PMOS晶体管P1和NMOS晶体管N1共同放大信号。对比文件公开的放大器均为NMOS晶体管（n-channel transistor）构成的共源或共源共栅结构，其核心放大器件是NMOS，并未公开使用PMOS晶体管作为放大器件。两者核心放大管的导电类型不同，技术方案存在实质差异。 |
| **技术特征B**：退化电感器，被配置为减小所述放大器的增益<br>**《隐含公开》** | 对比文件图3示出退化电感器338（degeneration inductor）耦合在第一n-channel晶体管330的源极与本地地节点340之间（参见[0044]段）。[0046]段描述了该退化电感器338与寄生电容Cgs 342可能发生谐振。 | 目标专利中退化电感器用于减小放大器对晶体管绝对增益的依赖性，提供更可预测的增益（参见[0023]段）。对比文件虽未明确描述退化电感器“减小增益”的文字，但本领域技术人员公知，在放大器源极或发射极引入退化电感（或电阻）是基本的负反馈技术手段，其主要作用之一就是稳定和减小增益、提高线性度。因此，从对比文件公开的源极退化电感器338，本领域技术人员能够毫无困难地理解其具有减小放大器增益的作用。 |
| **技术特征C**：第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差<br>**未被公开** | 对比文件图3示出de-Q circuitry 314包括二极管318和电阻316串联。二极管318阴极接输入信号pad 308（即输入端子），阳极通过电阻316接第一n-channel晶体管330的源极（参见[0047]段）。 | 目标专利中第一保护二极管320直接连接在输入端子340与供电电压VDD之间（通过PMOS晶体管P1的源极），用于限制该两点间的电压差以保护PMOS管（参见[0028]段）。对比文件中的二极管318连接在输入端子308与NMOS晶体管330的源极之间，而该源极通过退化电感器338连接到本地地节点340，并非供电电压。两者所限制的电压差对象（输入-电源 vs 输入-源极/地）及所保护的晶体管类型（PMOS vs NMOS）均不相同，技术方案存在本质区别。 |
| **技术特征D**：一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差<br>**未被公开** | 对比文件图3示出了+ve diode 324（阳极接本地地节点340，阴极接输入pad 308）和-ve diode 322（阳极接输入pad 308，阴极接本地供电节点336）。RC clamp 320连接在本地供电节点336与本地地节点340之间（参见[0044]段）。 | 目标专利中主保护二极管302、303用于在ESD事件时提供地面与供电电压之间的主要放电路径（参见[0025]-[0026]段）。对比文件并未公开直接连接在“地面”（对应本地地节点340）与“供电电压”（对应本地供电节点336）之间、专门用于限制两者间电压差的二极管。其+ve diode 324和-ve diode 322均以输入pad 308为一端，功能是引导ESD电流流入或流出输入pad，而非直接钳位电源与地。电源与地之间的钳位功能由RC clamp 320（钳位电路）完成，而非二极管。 |
| **技术特征E**：以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差<br>**《直接公开》** | 对比文件[0031]段：“The charged-device model (CDM) protection circuitry 112 may include an RC clamp 120...”。图3明确示出RC clamp 320连接在本地供电节点336（对应供电电压）与本地地节点340（对应地面）之间（参见[0044]段）。 | 目标专利的供电钳位器305用于在供电电压与地面之间电压超过阈值时导通，提供放电路径（参见[0027]段）。对比文件明确公开了RC clamp（RC钳位电路）连接在本地供电节点与本地地节点之间，其作用正是在电源与地之间电压过高时（如ESD事件）提供低阻抗放电路径，以限制该电压差。两者结构、连接位置及功能完全相同，被对比文件直接公开。 |
| **技术特征F**：其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差<br>**《隐含公开》** | 对比文件[0047]段：“The main purpose of the resistor 316 and the diode 318 is to reduce the resonance between the parasitic capacitance Cgs 342 and the degeneration inductor 338... keeping the voltage Vgs from the gate of the first n-channel transistor 330 to the source of the first n-channel transistor 330 below Vin−Vgnd.” | 目标专利中第一保护二极管320用于限制PMOS晶体管P1的栅-源电压（Vgs），保护其栅/源结（参见[0028]段）。对比文件明确记载了de-Q circuitry中的二极管318（与电阻316串联）用于限制第一n-channel晶体管330的栅-源电压（Vgs），防止其超过失效点。尽管目标专利保护的是PMOS管，而对比文件保护的是NMOS管，但“使用二极管（可能结合电阻）来限制放大管栅源电压以防止ESD损坏”这一技术手段及其所实现的功能是相同的。本领域技术人员可以从对比文件公开的内容中直接且毫无疑义地推导出该技术手段。 |
| **技术特征G**：其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间<br>**《隐含公开》** | 对比文件图3及[0047]段明确示出并描述：de-Q circuitry 314包括二极管318与电阻316串联，该串联支路连接在第一n-channel晶体管330的源极与栅极之间（电阻接源极，二极管阴极接栅极）。 | 目标专利中第一保护二极管320直接耦合在PMOS晶体管P1的源极与栅极之间（图3）。对比文件公开了二极管318通过一个串联电阻316耦合在NMOS晶体管330的源极与栅极之间。虽然存在一个限流电阻，但其核心电压限制元件仍是二极管，且该二极管确实耦合在晶体管的源极和栅极之间。本领域技术人员可以理解，电阻的加入是为了优化ESD保护性能（如限流），并不改变二极管作为核心钳位元件、连接在源栅之间的本质。因此，该技术特征被对比文件隐含公开。 |
| **技术特征H**：其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结<br>**《隐含公开》** | 对比文件[0047]段：“...keeping the voltage Vgs ... below Vin−Vgnd. This ... avoids failures of the first n-channel transistor 330...” [0049]段：“keeping the voltage Vgs below the failure point”。 | 目标专利中第一保护二极管320通过限制栅源电压来保护PMOS晶体管P1的栅/源结（参见[0028]段）。对比文件明确记载了de-Q circuitry（包含二极管318）通过保持NMOS晶体管330的栅源电压Vgs低于失效点，从而避免晶体管损坏。避免栅源结因过压而损坏即是保护栅/源结。尽管晶体管类型不同，但“保护晶体管的栅/源结”这一目的和效果是相同的。因此，该技术特征被对比文件隐含公开。 |
| **技术特征I**：进一步包括：电阻器，与所述第一保护二极管串联耦合<br>**《直接公开》** | 对比文件[0047]段：“The de-Q circuitry 314 may include a resistor 316 and a diode 318 in series.” 图3清晰显示了电阻器316与二极管318的串联连接。 | 目标专利图4示出电阻器402与第一保护二极管320串联耦合。对比文件明确且直接地公开了在de-Q circuitry中，电阻器316与二极管318串联连接。两者技术方案完全一致，被对比文件直接公开。 |
| **技术特征J**：其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间<br>**未被公开** | 对比文件图3示出退化电感器338耦合在第一n-channel晶体管330的源极与本地地节点340之间（参见[0044]段）。 | 目标专利中退化电感器310耦合在PMOS晶体管P1的源极与供电电压VDD之间（参见[0023]段）。对比文件中的退化电感器338耦合在NMOS晶体管330的源极与本地地节点（相当于地）之间。由于PMOS与NMOS的电源连接极性相反（PMOS源极接高电位VDD，NMOS源极接低电位地），导致退化电感器在电路中的连接位置根本不同。对比文件未公开将退化电感器连接在晶体管源极与供电电压之间的技术方案。 |
| **技术特征K**：进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差<br>**未被公开** | 对比文件全文未公开连接在输入信号pad（输入端）与放大器输出端之间的保护二极管。图3中，输出为335，输入为308，两者之间无直接连接的二极管。 | 目标专利中第二保护二极管321-323耦合在输入端子340与输出端子341之间，用于限制两者间的电压差（参见[0030]段）。对比文件未公开任何具有此连接关系和功能的二极管。其ESD保护路径主要通过输入pad的二极管（+ve/-ve diode）导向电源或地，不涉及直接钳位输入与输出端。 |
| **技术特征L**：其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差<br>**未被公开** | 对比文件全文未公开专门用于限制晶体管栅极与漏极之间电压差的保护二极管。 | 目标专利中第二保护二极管321-323用于限制PMOS晶体管P1的栅极与漏极之间的电压差（参见[0029]段）。对比文件的保护方案（如de-Q circuitry）专注于限制栅源电压（Vgs），未涉及对栅漏电压（Vgd）的直接钳位保护。该技术特征未被公开。 |
| **技术特征M**：其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间<br>**未被公开** | 对比文件全文未公开连接在晶体管栅极与漏极之间的二极管。 | 目标专利中第二保护二极管321-323直接或间接耦合在PMOS晶体管P1的栅极与漏极之间（图3）。对比文件中不存在这样的电路连接。该技术特征未被公开。 |
| **技术特征N**：进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器<br>**未被公开** | 对比文件公开的放大器（如图3的328）由n-channel晶体管（即NMOS晶体管）330和332构成（参见[0041]段）。未提及PMOS晶体管。 | 目标专利明确限定放大器为“CMOS放大器”，其必须同时包含PMOS和NMOS晶体管（图3的P1和N1）以形成互补结构。对比文件公开的放大器仅由NMOS晶体管构成，是单纯的NMOS放大器（或共源共栅结构），并非CMOS放大器。因此，包含NMOS晶体管以及放大器为CMOS结构这两个技术特征均未被公开。 |
| **技术特征O**：进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差<br>**《隐含公开》** | 对比文件[0047]段描述了de-Q circuitry 314的功能：“keeping the voltage Vgs from the gate of the first n-channel transistor 330 to the source of the first n-channel transistor 330 below Vin−Vgnd.” 其中Vin是输入pad 308的电压，Vgnd是本地地节点340的电压。 | 目标专利中第三保护二极管324用于限制输入端子340与NMOS晶体管N1的源极（接地）之间的电压差（参见[0031]段）。对比文件中，de-Q circuitry通过限制第一n-channel晶体管（NMOS）330的栅源电压Vgs来实现保护，而栅极接输入Vin，源极通过退化电感器338接地（Vgnd）。因此，保持Vgs < Vin - Vgnd，实质上就是限制了输入电压Vin与NMOS源极电压（≈ Vgnd + 电感压降）之间的差值。尽管电路连接上目标专利是二极管直接并联，而对比文件是二极管串联电阻后连接，但两者实现的功能“限制放大器输入端与NMOS晶体管源极端子之间的电压差”是相同的。本领域技术人员可以从对比文件公开的电路功能中合理推断出这一技术特征。 |
<<<E>>><<<I>>><<<b>>><<<f>>><<<g>>><<<h>>><<<o>>>