对比文件名称：2014-04-23_实用新型_CN203563011U 用于无线路由器的放大电路
目标专利名称：164用于放大器的装置和方法CN107258054B
模型名称：DeepSeek-R1
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号《未公开》 | 对比文件[0005]、[0010]段描述了“第一绝缘栅双极晶体管M1、第二绝缘栅双极晶体管M2...构成放大电路”。原文明确使用的是“绝缘栅双极晶体管（IGBT）”。 | 对比文件公开的放大器件是绝缘栅双极晶体管（IGBT），这是一种复合型功率半导体器件。而目标专利权利要求明确限定为“PMOS晶体管”，其是CMOS工艺中的一种金属氧化物半导体场效应晶体管。两者在结构、工作原理及制造工艺上均不相同。本领域技术人员根据对比文件公开的内容，无法毫无疑义地得出或必然推断出该放大器件是PMOS晶体管。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征B：退化电感器，被配置为减小所述放大器的增益《未公开》 | 对比文件[0005]、[0010]段描述了“第二电感L2...第一绝缘栅双极晶体管M1的发射极与第二电感L2的第一端连接”，以及“第三电感L3...第二绝缘栅双极晶体管M2的集电极同时与第三电感L3的第一端...连接”。 | 对比文件公开了第二电感L2连接在第一晶体管M1的发射极与地之间，第三电感L3连接在第二晶体管M2的集电极与电源Vdd之间。在放大器电路中，源极或发射极串联电感可以起到负反馈（退化）作用，从而影响（通常是减小或稳定）增益。虽然从电路结构上存在实现“退化”功能的可能，但对比文件说明书全文仅描述了这些电感是放大电路的组成部分（[0011]段），并未提及任何关于“减小增益”的目的或配置。本领域技术人员不能从对比文件中必然地、直接地得出这些电感被“配置为减小所述放大器的增益”这一特定技术目的。因此，该技术特征未被直接公开，也未被隐含公开（因为其技术目的未被披露）。 |
| 技术特征C：第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差《直接公开》 | 对比文件[0005]、[0010]段描述了“第一二极管D1...第一电感L1的第二端同时与第一二极管D1的正极...连接”，“直流电源的正极同时与第一二极管D1的负极...连接”。信号输入端IN通过电容C1和电感L1连接到第一二极管D1的正极，D1的负极连接至直流电源Vdd正极。 | 对比文件中的第一二极管D1，其正极通过电感L1和电容C1连接到放大电路的信号输入端IN，其负极直接连接到直流电源Vdd的正极。这种连接方式构成了一个从输入端指向电源Vdd的二极管路径。当输入端IN的电压高于电源电压Vdd一个二极管正向压降时，D1将正向导通，从而将输入端电压钳位在约Vdd+Vf，起到了限制放大器输入端子与供电电压之间电压差的作用。这与目标专利中保护二极管320（见图3、4）连接在输入（栅极）与电源之间以限制电压差的功能完全相同。因此，该技术特征被对比文件直接公开。 |
| 技术特征D：一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差《未公开》 | 对比文件[0005]、[0010]段描述了“第一二极管D1...第二二极管D2...第三二极管D3和第四二极管D4分别构成双二极管静电释放保护电路”。其中，D1正极接输入/负极接Vdd；D2负极接输入/正极接地；D3正极接OUT/负极接Vdd；D4负极接OUT/正极接地。 | 对比文件公开了多个二极管（D1-D4），但它们的主要配置目的是保护输入/输出节点免受ESD冲击（[0011]段）。D1和D2反向串联在输入节点与电源/地之间，D3和D4反向串联在输出节点与电源/地之间。这种结构主要用于限制输入/输出端对电源和地的电压差，而非专门用于“在地面与供电电压之间的电压差超过阈值时”限制该电压差。尽管在极端ESD事件下，通过这些二极管的路径可能间接影响电源与地之间的压差，但对比文件并未描述存在被明确配置用于此目的的“主保护二极管”。目标专利中的“主保护二极管”（301）是专门设置在电源和地之间的放电路径的一部分。因此，该技术特征未被对比文件公开。 |
| 技术特征E：以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差《直接公开》 | 对比文件[0011]段描述了“第三绝缘栅双极晶体管M3、第四绝缘栅双极晶体管M4、第五绝缘栅双极晶体管M5、反相器IV1和第四电容C4构成电源钳位静电释放保护电路”。根据[0005]、[0010]段，该电路连接在直流电源Vdd（正极）和地（负极）之间。 | 对比文件明确公开了由M3、M4、M5、反相器IV1和电容C4构成的“电源钳位静电释放保护电路”，并且该电路连接在电源Vdd和地之间。其作用是在电源端出现异常高压（如ESD）时，提供一个低阻抗放电路径，从而将电源与地之间的电压差限制在安全范围内。这与目标专利中“供电钳位器305”的功能完全一致，都是典型的电源钳位ESD保护电路。因此，该技术特征被对比文件直接公开。 |
| 技术特征F：其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差《未公开》 | 对比文件[0005]、[0010]段描述了第一二极管D1连接在输入节点（经L1、C1）与电源Vdd之间。 | 技术特征F是技术特征C的进一步限定，依赖于“PMOS晶体管”的存在。由于对比文件未公开PMOS晶体管（见特征A论述），因此不存在“PMOS晶体管的栅极端子与源极端子”这一对节点。虽然D1连接在输入节点和电源之间，而输入节点连接至第一晶体管M1的栅极，电源Vdd通过电感L3等连接至M2的集电极，电路结构并不直接等同于PMOS的栅-源结构。因此，该限定技术特征未被公开。 |
| 技术特征G：其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间《未公开》 | 同上。 | 技术特征G是技术特征C的进一步限定，具体限定了二极管的连接位置。由于对比文件未公开PMOS晶体管（见特征A论述），因此不存在“PMOS晶体管的源极端子与栅极端子”之间的连接关系。对比文件中D1的连接方式（输入节点到Vdd）不同于该限定。因此，该技术特征未被公开。 |
| 技术特征H：其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结《未公开》 | 同上。 | 技术特征H是技术特征C的进一步限定，说明了保护目的。该目的的实现依赖于PMOS晶体管及其栅/源结的存在。由于对比文件未公开PMOS晶体管（见特征A论述），因此该保护目的在对比文件的上下文中不成立。虽然D1起到ESD保护作用，但其保护对象是输入电路，而非特定的PMOS栅/源结。因此，该技术特征未被公开。 |
| 技术特征I：进一步包括：电阻器，与所述第一保护二极管串联耦合《未公开》 | 对比文件全文未提及与第一二极管D1串联的电阻器。 | 对比文件公开的ESD保护电路中，第一二极管D1直接连接在输入节点（经L1）与电源Vdd之间，并未描述有任何电阻器与之串联。本领域技术人员阅读对比文件后，无法得出或推断出存在这样一个串联电阻器。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征J：其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间《未公开》 | 对比文件[0005]、[0010]段描述了“第二电感L2...第一绝缘栅双极晶体管M1的发射极与第二电感L2的第一端连接”，“直流电源的负极...与第二电感L2的第二端连接”。即L2连接在M1发射极（类似于源极）与地之间，而非供电电压Vdd。 | 技术特征J限定了退化电感器连接在PMOS晶体管的源极与供电电压之间。首先，对比文件未公开PMOS晶体管（见特征A）。其次，对比文件中与第一放大晶体管M1发射极串联的电感L2，其另一端连接至地（直流电源负极），而非供电电压Vdd（正极）。因此，无论从器件类型还是连接关系上，对比文件均未公开该技术特征。 |
| 技术特征K：进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差《直接公开》 | 对比文件[0005]、[0010]段描述了“第三二极管D3...第四二极管D4...第三电容C3的第二端同时与第三二极管D3的正极、第四二极管D4的负极连接并作为放大电路的信号输出端OUT”。D3负极接Vdd，正极接OUT；D4正极接地，负极接OUT。 | 对比文件中，第三二极管D3和第四二极管D4反向串联在输出端OUT与电源Vdd/地之间。结合输入端IN通过D1/D2也连接到Vdd/地，当放大器输入端IN与输出端OUT之间出现过大电压差时（例如IN高、OUT低，或IN低、OUT高），电流可以通过D1-D4构成的路径泄放（例如IN->D1->Vdd->...->地->D4->OUT，或反向），从而限制输入与输出端子之间的电压差。这与目标专利中保护二极管321-323（见图3）用于限制输入与输出之间电压差的功能一致。因此，该技术特征被对比文件直接公开。 |
| 技术特征L：其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差《未公开》 | 同特征K引用。 | 技术特征L是技术特征K的进一步限定，依赖于“PMOS晶体管”的存在。由于对比文件未公开PMOS晶体管（见特征A论述），因此不存在“PMOS晶体管的栅极端子和漏极端子”。虽然D3/D4连接在输出端，而输出端连接至第二晶体管M2的集电极（类似于漏极），输入端连接至M1的栅极，但电路结构与PMOS的栅-漏连接关系不完全对应，且对比文件未明确指出此保护目的。因此，该限定技术特征未被公开。 |
| 技术特征M：其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间《未公开》 | 同特征K引用。 | 技术特征M是技术特征K的进一步限定，具体限定了连接位置。由于对比文件未公开PMOS晶体管（见特征A论述），因此该连接关系不存在。对比文件中D3/D4连接在输出端与电源/地之间，而非直接连接在某个晶体管的栅极和漏极之间。因此，该技术特征未被公开。 |
| 技术特征N：进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器《未公开》 | 对比文件全文未提及NMOS晶体管或CMOS放大器。其放大电路由绝缘栅双极晶体管（IGBT）M1和M2构成。 | 目标专利明确要求保护包括NMOS晶体管和PMOS晶体管的CMOS放大器。对比文件使用的放大器件是IGBT，这是一种与MOSFET（包括NMOS/PMOS）结构和工作原理不同的器件。本领域技术人员从对比文件中无法得出或推断出存在NMOS晶体管，更无法得出该放大器是CMOS放大器。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征O：进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差《直接公开》 | 对比文件[0005]、[0010]段描述了“第二二极管D2...第一电感L1的第二端同时与...第二二极管D2的负极连接”，“直流电源的负极同时与第二二极管D2的正极...连接”。信号输入端IN通过电容C1和电感L1连接到第二二极管D2的负极，D2的正极连接至地。 | 对比文件中的第二二极管D2，其负极通过电感L1和电容C1连接到放大电路的信号输入端IN，其正极直接连接到地（直流电源负极）。这种连接方式构成了一个从地指向输入端的二极管路径。当输入端IN的电压低于地电位一个二极管正向压降时，D2将正向导通，从而将输入端电压钳位在约-Vf，起到了限制放大器输入端子与地之间电压差的作用。在目标专利中（见图3），NMOS晶体管N1的源极端子连接到地，因此“限制输入端子与NMOS晶体管源极端子之间的电压差”实质上等同于“限制输入端子与地之间的电压差”。对比文件中的D2实现了此功能。因此，该技术特征被对比文件直接公开。 |
<<<C>>><<<E>>><<<K>>><<<O>>>