对比文件名称：2014-09-25_发明申请_WO2014150280A1 RADIO FREQUENCY INTEGRATED CIRCUIT (RFIC) CHARGED-DEVICE MODEL (CDM) PROTECTION
目标专利名称：用于放大器的装置和方法 CN107258054B
本次调用模型名称：深度分析-创造性评估-特征比对
## 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号《隐含公开》 | 图2-11，特别是图2的[0038]段描述了放大器228，其包括第一n沟道晶体管230和第二n沟道晶体管232，用于放大输入信号并生成输出信号。 | 对比文件公开的放大器（input device 128）明确包括晶体管（如第一n沟道晶体管230/330），其被配置为放大从输入信号焊盘接收的信号，并生成输出信号（如输出235/335）。虽然对比文件明确示例为n沟道晶体管，而目标专利权利要求为PMOS晶体管，但两者均是放大器的核心放大元件，作用相同。本领域技术人员知晓在CMOS技术中，根据电路设计需求选择PMOS或NMOS构成放大器是常规设计。对比文件公开了“放大器包括晶体管用于放大”，这隐含了使用晶体管（包括PMOS）来实现放大功能的技术方案。 |
| **技术特征B**：退化电感器，被配置为减小所述放大器的增益《直接公开》 | [0038]段：“The degeneration inductor 238 may be coupled between the source of the first n-channel transistor 230 and the local ground node 240.” 及 [0047]段：“...the degeneration inductor 338 and the parasitic capacitance Cgs 342 may resonate...” | 对比文件明确公开了退化电感器（degeneration inductor 238/338），其耦合在输入晶体管（第一n沟道晶体管）的源极与地节点之间。说明书[0047]段解释了该电感器与栅源寄生电容可能发生谐振，这会影响放大器的特性。在放大器领域，源极退化电感器的主要作用之一就是引入负反馈以稳定增益、减小增益对晶体管参数的依赖性，从而“减小放大器的增益”或使其更可预测。因此，对比文件直接公开了用于减小放大器增益的退化电感器。 |
| **技术特征C**：第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差《直接公开》 | [0039]段：“The cathode of the -ve diode 222 may be coupled to the local supply node 236. The anode of the -ve diode 222 may be coupled to the input signal pad 208.” | 对比文件明确公开了负二极管（-ve diode 222/322），其阴极耦合至本地供电节点（local supply node 236/336，即供电电压节点），阳极耦合至输入信号焊盘（input signal pad 208/308，即放大器的输入端子）。该二极管的作用是在负CDM事件（输入信号焊盘为负）时提供从输入到供电电压的放电路径，从而**限制输入端子与供电电压之间的电压差**（将其钳位在二极管正向压降范围内）。这与目标专利中第一保护二极管的作用完全相同。 |
| **技术特征D**：一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差《隐含公开》 | [0039]段：“The anode of the +ve diode 224 may also be coupled to the local ground node 240. The cathode of the +ve diode 224 may be coupled to the input signal pad 208.” 及 [0032]段：“The charged-device model (CDM) protection circuitry 112 may include an RC clamp 120, a +ve diode 124 and a -ve diode 122.” | 对比文件公开了正二极管（+ve diode 224/324），其阳极接本地地节点（local ground node 240/340），阴极接输入信号焊盘。在正CDM事件（地焊盘为正）时，电流从地通过该二极管流向输入焊盘，再通过负二极管和RC钳位到供电节点，构成放电路径。虽然该二极管并非直接连接在地与供电电压之间，但其作为主ESD保护路径的一部分，与负二极管、RC钳位协同工作，最终目的是**限制地（通过输入焊盘和负二极管）与供电电压之间的过高电压差**。本领域技术人员可以理解，这种二极管布局是用于处理特定极性ESD事件的常见主保护方案，其作用与目标专利中“限制地面与供电电压之间电压差”的主保护二极管在保护目的上是等同的。 |
| **技术特征E**：以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差。《直接公开》 | [0032]段：“The charged-device model (CDM) protection circuitry 112 may include an RC clamp 120...” 及 [0039]段：“The RC clamp 220 may be coupled between the local supply node 236 and the local ground node 240.” | 对比文件明确公开了RC钳位电路（RC clamp 120/220/320），其直接连接在本地供电节点（local supply node，代表供电电压）与本地地节点（local ground node，代表地面）之间。其作用是在供电电压与地之间的电压差超过其触发阈值时导通，提供低阻抗路径，从而**限制供电电压与地面之间的电压差**。这与目标专利中钳位电路的作用和连接方式完全一致。 |
| **技术特征F**：其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差。《隐含公开》 | [0050]段：“...the de-Q circuitry 314 (including the resistor 316) reduces the voltage Vgs from the gate of the first n-channel transistor 330 to the source of the first n-channel transistor 330...thereby keeping the voltage Vgs below Vin - Vgnd.” 结合[0039]段关于-ve diode连接关系的描述。 | 对比文件中，-ve diode（第一保护二极管对应物）的阳极接输入信号焊盘（Vin），阴极接供电节点。输入信号焊盘直接连接到第一n沟道晶体管的栅极（见[0039]段）。在负CDM事件中，输入焊盘（Vin）为负电位，供电节点电位相对较高，-ve diode导通，将输入焊盘（即栅极）电压钳位至比供电电压低一个二极管压降的水平。同时，晶体管的源极通过退化电感器接地。因此，-ve diode的导通状态直接影响并**限制了栅极（Vin）与源极（其电位受地节点Vgnd影响）之间的电压差Vgs**，防止其超过损坏点。虽然晶体管类型不同（NMOS vs PMOS），但二极管对栅源电压的保护原理和作用是相同的。 |
| **技术特征G**：其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间。《隐含公开》 | 图11及[0082]-[0083]段：“The anode of the forward biased diode 1170 may be coupled to the input signal pad 1108. The cathode of the forward biased diode 1170 may be coupled to the body of the first n-channel transistor 1130.” 以及[0083]段描述该二极管有助于减少栅极与扩散区（包括源极）之间的电位差。 | 对比文件图11公开了另一种实施方式，包含一个正向偏置二极管1170，其阳极接输入信号焊盘（即栅极），阴极接第一n沟道晶体管的体区。在集成电路中，晶体管的体区通常与源极在电路上短接（尤其是在单个晶体管中），以实现稳定的偏置。因此，该二极管实质上耦合在**栅极与源极/体区**之间。在负CDM事件中，该二极管正向偏置，为电流提供通路，从而**限制栅极与源极/体区之间的电压**。这为本领域技术人员提供了将二极管直接连接在晶体管栅极与源极之间以实现电压限制的技术启示。 |
| **技术特征H**：其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结。《隐含公开》 | [0050]段：“keeping the voltage Vgs below Vin - Vgnd avoids failures of the first n-channel transistor 330...” 以及[0033]段：“Hence, potential quickly develops across the gate-oxide, which can damage the transistor.” | 对比文件明确说明了ESD事件中栅源（gate-source）或栅氧（gate-oxide）之间过高的电压差会导致晶体管损坏（栅/源结损坏）。而通过使用-ve diode（结合de-Q电路）以及正向偏置二极管1170，目的正是将栅源电压Vgs维持在损坏点以下（如[0050]段所述），从而**保护晶体管的栅/源结**。这是对比文件所公开的ESD保护机制的明确目的和效果。 |
| **技术特征I**：进一步包括：电阻器，与所述第一保护二极管串联耦合。《直接公开》 | [0041]段：“The de-Q circuitry 214 may include a resistor 216 and a diode 218 in series.” 及 [0048]段同样描述。 | 对比文件明确公开了de-Q电路，其包含一个电阻器216/316与一个二极管218/318**串联耦合**。该二极管在de-Q电路中用于限制从源极到栅极的寄生电流路径，其作用与目标专利中串联电阻的第一保护二极管在功能上（限制电流、耗散电压）有相似之处。尽管在对比文件中该串联结构被命名为“de-Q circuitry”并用于特定谐振抑制，但其“电阻与二极管串联”的物理结构被直接、明确地公开。 |
| **技术特征J**：其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间。《隐含公开》 | [0038]段：“The degeneration inductor 238 may be coupled between the source of the first n-channel transistor 230 and the local ground node 240.” | 对比文件公开的退化电感器耦合在**第一n沟道晶体管的源极与本地地节点**之间。目标专利中退化电感器耦合在**PMOS晶体管的源极与供电电压**之间。这是两种互补的放大器结构（共源NMOS放大器与共源PMOS放大器）中退化电感器的典型连接位置。在CMOS放大器中，根据使用的是PMOS还是NMOS，退化电感器会相应地连接在源极与电源（VDD或GND）之间以提供源极退化。本领域技术人员知晓这是镜像或互补的电路设计。因此，对比文件公开了“退化电感器耦合在晶体管的源极与一个电源节点（此地节点对NMOS而言相当于负供电端）之间”这一核心连接关系，可合理推断出在PMOS情况下的对应连接方式。 |
| **技术特征K**：进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差。《隐含公开》 | 对比文件未明确描述连接在输入焊盘与输出节点之间的二极管。然而，考虑放大器输入为栅极，输出通常为漏极（或共源共栅结构的漏极）。保护栅漏结是ESD保护的一个重要方面。 | 虽然对比文件没有直接图示或描述一个二极管直接连接在输入信号焊盘（栅极）与输出节点（如235/335，即第二n沟道晶体管漏极）之间，但本领域技术人员知晓，在ESD保护设计中，限制放大器输入与输出之间的电压差是常见的需求，以防止栅漏结击穿。对比文件通过其他组合电路（如Gl cascode）来实现类似保护效果。从宽松的隐含公开标准判断，为了保护放大器的输入-输出端口，设置二极管来限制其电压差是本领域的一种可能且合理的ESD保护扩展手段。 |
| **技术特征L**：其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差。《隐含公开》 | [0058]段：“Thus, the first n-channel transistor 630 gets forward biased, creating both an additional path for charging the local ground node 640 and **reducing the gate to drain voltage** and gate to source voltage for the first n-channel transistor 630, thus improving the charged-device model (CDM) performance.” | 对比文件在描述Gl cascode设备626的作用时明确提到，其被触发后，可以将第一n沟道晶体管的漏极电位上拉至接近供电节点电位，从而**减小（reduce）该晶体管的栅漏电压（gate to drain voltage）**。虽然这不是通过一个简单的二极管实现的，但Gl cascode电路在此场景下所起到的效果就是**限制栅极与漏极之间的电压差**，防止其过高导致损坏。这为本领域技术人员提供了通过电路手段（包括可能使用二极管）来限制栅漏电压的技术启示。 |
| **技术特征M**：其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间。《未公开》 | 经检索对比文件全文，未发现有任何元件被描述为直接耦合在第一n沟道晶体管的栅极与漏极之间。Gl cascode设备626的源极接第二n沟道晶体管（主共源共栅管）的源极/第一n沟道晶体管的漏极区域，其栅极由RC钳位触发电压控制，并非直接耦合在栅漏之间。 | 对比文件没有公开任何元件（无论是二极管还是其他）直接连接在输入晶体管（第一n沟道晶体管）的**栅极与漏极**这两个端子之间。Gl cascode等电路是通过控制漏极节点的电位来间接影响栅漏电压，而非在栅漏之间提供一个直接的钳位路径。因此，该具体的连接关系未被对比文件公开或隐含启示。 |
| **技术特征N**：进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器。《未公开》 | 对比文件的所有电路图示（图2,3,6,7,10,11）中的放大器（228, 328, 628, 728, 1028）均只包含n沟道MOS晶体管（如第一n沟道晶体管和第二n沟道晶体管），未提及或显示任何p沟道MOS晶体管。 | 目标专利权利要求中的“CMOS放大器”明确要求包括PMOS和NMOS晶体管（特征A和N共同限定了这一点）。对比文件公开的放大器是单纯的n沟道MOS放大器（可能采用CMOS工艺制造，但电路本身不是CMOS结构）。对比文件没有公开任何PMOS晶体管参与信号放大，因此没有公开一个由PMOS和NMOS晶体管共同构成的CMOS放大器。 |
| **技术特征O**：进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差。《隐含公开》 | [0039]段：“The anode of the +ve diode 224 may also be coupled to the local ground node 240. The cathode of the +ve diode 224 may be coupled to the input signal pad 208.” 结合[0040]段，第一n沟道晶体管的源极通过退化电感器338耦合到本地地节点240。 | 对比文件公开的+ve diode 224/324，其阴极接输入信号焊盘（即放大器输入端子，也是NMOS栅极），阳极接本地地节点。而NMOS晶体管（第一n沟道晶体管）的源极通过退化电感器也连接到同一本地地节点（或具有紧密耦合关系）。因此，在正CDM事件（地节点电位升高）时，+ve diode导通，将输入信号焊盘（栅极）电位钳位至比地节点高一个二极管压降的水平，从而**限制输入端子（栅极）与NMOS源极（其电位紧随本地地节点）之间的电压差**。这实现了与目标专利中第三保护二极管相似的保护功能。 |
<<<B>>><<<C>>><<<E>>><<<I>>>
<<<a>>><<<d>>><<<f>>><<<g>>><<<h>>><<<j>>><<<k>>><<<l>>><<<o>>>