**对比文件名称：** 2007-11-01_发明专利_JP2007531284A Method and apparatus for protecting a gate oxide film using the source _ bulk pumping
**目标专利名称：** 164用于放大器的装置和方法CN107258054B
**本次调用模型名称：** 专利创造性评估模型
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号《直接公开》** | [0012] 図２は、本発明によるソース・ポンピングを実行する回路２００の第１の実施形態をブロック図で示したものである。 ＥＳＤ事象から保護すべき回路２０１は、たとえば従来の入力信号インバータであるトランジスタ２０２および２０４を備えている。 これらのトランジスタは、ＮＭＯＳ型トランジスタであってもＰＭＯＳ型トランジスタであっても良い。 | 对比文件明确公开了包含晶体管（202、204）的电路201，并说明该电路是“入力信号インバータ”（输入信号反相器）。本领域技术人员公知，反相器是一种基本的放大器电路，能够对输入信号进行放大（电压增益）并生成输出信号。因此，对比文件直接公开了使用PMOS晶体管（晶体管202或204可为PMOS型）来放大输入信号并生成输出信号的放大器。 |
| **B：退化电感器，被配置为减小所述放大器的增益《未公开》** | [0017] ソース・インピーダンス回路２２２／２２４は、抵抗、キャパシタンス、インダクタンスまたはそれらの組合せのうちの少なくとも１つを備えることができる。 | 对比文件提及源极阻抗电路（222/224）可以包含电感，但其作用是在ESD事件期间提供阻抗以抬高源极电位，或在正常工作时与电容并联以旁路RF噪声（见[0017]及图14）。其目的并非用于“减小放大器的增益”。目标专利中的退化电感器是串联在晶体管源极与电源/地之间，专门用于减小放大器对晶体管绝对增益的依赖性，两者的作用和技术目的均不相同。对比文件未公开本技术特征。 |
| **C：第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差《直接公开》** | [0012] アクティブ・ソース・ポンプ（ＡＳＰ）２２６は、ゲート２１０からトランジスタ２０４のソース２１４に結合されており、同様にアクティブ・ソース・ポンプ（ＡＳＰ）２２８は、ゲート２１２からトランジスタ２０２のソース２１６に結合されている。<br>[0016] このような専用ソース・ポンプ回路２２６／２２８の実施態様の１つは、受動ソース抵抗２２３／２２５と直列のダイオード・チェーン４０２／４０４である。 | 对比文件公开了专用源极泵浦（ASP）电路（226/228），其实施方式可以是与源极电阻（223/225）串联的二极管链（402/404）。该电路连接在输入节点（栅极210/212）与晶体管的源极（214/216）之间。对于PMOS晶体管（202），其源极（216）通过源极阻抗电路（222）连接到供电电压Vdd。当ESD事件导致输入节点电压升高时，二极管链导通，电流流过源极电阻，从而抬高PMOS晶体管源极的电位。这一机制有效地限制了输入节点（栅极）与供电电压Vdd（通过源极阻抗）之间的电压差，防止栅-源电压超过破坏阈值。因此，该二极管链（第一保护二极管）的作用与目标专利中第一保护二极管（320）的作用实质相同，均为通过限制栅-源电压来间接限制输入与供电电压之差。 |
| **D：一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差《未公开》** | [0012] 従来の第１のＥＳＤクランプ回路２０６（本明細書においては一次保護回路とも呼ばれている）は、ＩＮ端子とＶｓｓの間に形成されており、従来の第２のＥＳＤクランプ回路２０８は、ＩＮ端子とＶｄｄの間に形成されている。 | 对比文件公开了传统的一次ESD钳位电路（206， 208），分别连接在输入端子（IN）与地（Vss）以及输入端子与供电电压（Vdd）之间。这些电路的作用是限制输入端子与电源/地之间的电压差，而非直接限制供电电压（Vdd）与地面（Vss）之间的电压差。目标专利中“主保护二极管”（301）的功能是提供输入端子与电源/地之间的放电路径，而直接限制Vdd与Vss之间电压差的功能是由独立的“钳位电路”（305）完成的。对比文件未公开专门用于限制Vdd与Vss之间电压差的“主保护二极管”。 |
| **E：以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差。《未公开》** | （未找到对应内容） | 对比文件中未公开任何连接在供电电压（Vdd）与地面（Vss）之间、并响应于两者间电压差而动作的钳位电路。其保护电路主要部署在输入节点与电源/地之间。因此，该技术特征未被对比文件公开。 |
| **F：其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差。《直接公开》** | [0012] ＥＳＤ事象の間、微小量のＥＳＤ電流（通常、１００ｍＡ未満）を内部ソース・ノード２１４／２１６にポンピングすることによってソース・インピーダンス回路２２２／２２４が電圧降下を提供し、それによりソース電位が高くなる。…その結果、ゲート酸化膜（ＧＯＸ）の両端間の電圧が低ＥＳＤ電圧制限Ｖｍａｘ（過渡酸化膜破壊に近い）に到達するまでの間に、より高い総過渡ゲート電圧Ｖ ＥＳＤ ＝Ｖｍａｘ'を許容することができる。 | 对比文件的核心发明点就是通过源极泵浦（使用二极管链等）在ESD事件期间抬高晶体管的源极电位，从而直接限制并降低栅极与源极之间的电压（即栅-源电压），防止超薄栅氧化膜被击穿。这明确公开了第一保护二极管（即二极管链）被用于限制PMOS晶体管栅极与源极之间的电压差。 |
| **G：其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间。《直接公开》** | [0012] アクティブ・ソース・ポンプ（ＡＳＰ）２２８は、ゲート２１２からトランジスタ２０２のソース２１６に結合されている。 | 对比文件附图2及相应文字说明明确指出，主动源极泵浦（ASP）228连接在晶体管202的栅极212和源极216之间。其实施例（二极管链404）即构成了这种连接。因此，该耦合关系被直接公开。 |
| **H：其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结。《直接公开》** | [0002] 本発明は一般に静電放電保護を提供する回路に関し、より詳細にはソース／バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置に関する。<br>[0012] その結果、ゲート酸化膜（ＧＯＸ）の両端間の電圧が低ＥＳＤ電圧制限Ｖｍａｘ（過渡酸化膜破壊に近い）に到達するまでの間に、より高い総過渡ゲート電圧Ｖ ＥＳＤ ＝Ｖｍａｘ'を許容することができる。 | 对比文件开篇即说明其发明目的在于提供用于保护栅氧化膜的ESD保护电路。通过源极泵浦限制栅-源电压，其根本目的就是防止栅氧化膜（具体体现为栅/源结之间的介质）在ESD事件中被过压损坏。这与目标专利中保护“栅/源结”的技术目的完全相同。 |
| **I：进一步包括：电阻器，与所述第一保护二极管串联耦合。《直接公开》** | [0016] このような専用ソース・ポンプ回路２２６／２２８の実施態様の１つは、受動ソース抵抗２２３／２２５と直列のダイオード・チェーン４０２／４０４である。 | 对比文件明确公开了其专用源极泵浦电路的一个实施例是二极管链（402/404）与被动源极电阻（223/225）串联。该串联结构被直接公开。 |
| **J：其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间。《未公开》** | [0017] ソース・インピーダンス回路２２２／２２４は、抵抗、キャパシタンス、インダクタンスまたはそれらの組合せのうちの少なくとも１つを備えることができる。 | 对比文件提到源极阻抗电路（222）位于供电电压Vdd与PMOS晶体管源极之间，且可包含电感。然而，该电感是作为源极阻抗的一部分，其作用是优化ESD保护和/或过滤噪声（见图14及相关描述），并非作为“退化电感器”用于“减小放大器的增益”。两者结构位置可能相似，但所起的作用和技术效果不同，因此不能认为是公开了本技术特征。 |
| **K：进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差。《未公开》** | （未找到对应内容） | 对比文件的保护方案专注于通过源极泵浦限制栅-源（即输入-源极）电压，并未涉及在放大器输入端子与输出端子之间设置保护二极管以限制其电压差。该技术特征未被公开。 |
| **L：其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差。《未公开》** | （未找到对应内容） | 对比文件未公开任何用于限制PMOS晶体管栅极与漏极之间电压差的保护二极管或相应电路。 |
| **M：其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间。《未公开》** | （未找到对应内容） | 对比文件未公开任何将保护二极管连接在PMOS晶体管栅极与漏极之间的技术方案。 |
| **N：进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器。《直接公开》** | [0012] ＥＳＤ事象から保護すべき回路２０１は、たとえば従来の入力信号インバータであるトランジスタ２０２および２０４を備えている。 これらのトランジスタは、ＮＭＯＳ型トランジスタであってもＰＭＯＳ型トランジスタであっても良い。 | 对比文件明确要保护的电路201是一个“入力信号インバータ”（输入信号反相器），本领域技术人员公知，一个基本的CMOS反相器由一个PMOS晶体管和一个NMOS晶体管互补连接构成。因此，该电路必然包括NMOS晶体管，并且基于输入信号生成反相的输出信号，构成一个CMOS放大器。该技术特征被直接公开。 |
| **O：进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差。《直接公开》** | [0012] アクティブ・ソース・ポンプ（ＡＳＰ）２２６は、ゲート２１０からトランジスタ２０４のソース２１４に結合されており… | 如特征C、F、G的论述，对比文件的保护机制是对称的。对于NMOS晶体管（204），其源极泵浦电路（ASP 226， 可实施为二极管链）同样连接在其栅极（210， 与输入端子IN相连）和源极（214）之间。其作用就是在ESD事件期间限制NMOS晶体管的栅-源电压，即限制放大器的输入端子与NMOS晶体管源极（通常连接到地或低电位）之间的电压差。因此，该技术特征被直接公开。 |
<<<A>>><<<C>>><<<F>>><<<G>>><<<H>>><<<I>>><<<N>>><<<O>>>