The Non oBviousness
Game
Invalidation of patent, the AI way
最新资讯
登录
登录
The Non oBviousness
Game
主页
历史访问项目
登录后查看历史访问项目
Search
返回项目页面
对比文件列表
暂无对比文件
请从左侧选择对比文件查看内容
权利要求与技术特征
权利要求 1
A
包括: 多个存储器插槽,每个存储器插槽包括选通控制并被配置为与存储器模块对接
B
专用非易失性存储设备
C
计算机处理器,其通信地耦合到所述多个存储器插槽和所述专用非易失性存储设备
D
所述计算机处理器被配置为: 检测与所述多个存储器插槽中的存储器插槽对接的存储器模块的存储器健康状况
E
将与所述多个存储器插槽中的所述存储器插槽对接的所述存储器模块标识为所述存储器健康状况的源
F
将存储在所述存储器模块中的数据传输到所述专用非易失性存储设备
G
将所述存储器模块的所述存储器地址范围重新映射到所述专用非易失性存储设备
H
使用所述存储器插槽的所述选通控制致使电压门控被施加到所述存储器插槽,以使所述存储器插槽成为不活跃
I
在所述存储器插槽中接纳替换存储器模块
J
阻止对所述专用非易失性存储设备的所述存储器地址范围的访问
K
使用所述存储器插槽的所述选通控制,恢复对所述存储器插槽的功率
L
将数据从所述专用非易失性存储设备传输到所述替换存储器模块
M
将所述存储器地址范围重新映射到所述替换存储器模块。
权利要求 2
N
其中,所述计算机处理器被进一步配置为使用所述存储器插槽的所述选通控制致使时钟门控被施加到所述存储器插槽。
权利要求 3
O
其中,所述计算机处理器经由高速串行设备通道被通信地耦合到所述专用非易失性存储设备。
权利要求 4
P
其中,所述高速串行设备通道被配置为根据选自包括以下各项的组的总线标准进行操作:快速外围组件互连(PCIe)
Q
串行AT附件(SATA)
R
和快速非易失性存储器(NVMe)。
权利要求 5
S
其特征在于: 所述多个存储器插槽中的每一者进一步包括不活跃指示器
T
所述计算机处理器被进一步配置为使用所述存储器插槽的所述不活跃指示器来提供所述存储器模块不活跃的指示以促成所述存储器模块的移除。
权利要求 6
U
其中,所述计算机处理器被进一步配置为响应于所述存储器插槽接纳所述替换存储器模块:在所述替换存储器模块上执行初始化规程。
权利要求 7
V
其中,所述计算机处理器被配置为通过针对与所述多个存储器插槽中的所述存储器插槽对接的所述存储器模块检测包括以下各项的组中的至少一项来检测所述存储器健康状况:可纠正的存储器错误、不可纠正的存储器错误、温度水平、电压电平、性能指示、校准值以及用户发起的升级请求,或其任何组合。
权利要求 8
W
其中,所述计算机处理器被进一步配置为在所述计算机处理系统启动处,在所述专用非易失性存储设备上执行内建自测(BIST)。
权利要求 9
X
其中,所述计算机处理系统被集成到集成电路(IC)中。
权利要求 12
Y
进一步包括用于致使时钟门控被施加到所述存储器插槽的装置。
权利要求 13
Z
进一步包括用于提供所述存储器模块不活跃的指示以促成所述存储器模块的移除的装置。