对比文件名称：2013-12-10_发明授权_US08604531B2 Method and apparatus for improving capacitor capacitance and compatibility
目标专利名称：缩放布局设计中将虚栅极接地CN105981157B
本次调用模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：半导体器件有源区中的虚栅极<br>**《未公开》** | [0025] In the region 106, the polysilicon layer 130 has been pattered into a dummy gate electrode 131. The dummy gate electrode 131 is disposed over the STI region 126, and is thus electrically isolated from the substrate 124. | 对比文件公开了“虚栅极(dummy gate electrode 131)”，但其位于隔离结构(STI 126)之上，与衬底电隔离。根据目标专利说明书[0050]段及附图1-3，其“虚栅极”是位于有源区（如导电栅极106）中并与有源器件（如源/漏区）交织的栅极结构，用于控制ESD或高速器件。对比文件中的虚栅极是形成在隔离区上用于构建MIM电容的电极，其位置和作用（作为电容器下电极的连接点）与目标专利中位于有源区中用于控制器件的“虚栅极”不同。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出目标专利定义的“半导体器件有源区中的虚栅极”。 |
| 技术特征B：毗邻于所述虚栅极的第一有源触点<br>**《未公开》** | [0019] In each regions 102, 104, and 106, a conductive material overlays the semiconductor substrate 124... The polysilicon layer 130 has been patterned into gate electrodes for the transistors 110 and 112 in the regions 102 and 104, respectively... A self-aligned silicide layer 132 overlays the polysilicon layer 130 and the source and drain regions of the transistors 110 and 114. [0025] ...the contacts 142 engage the source/drain features in regions 102 and 104 and engage the dummy gate electrode 131 in region 106. | 对比文件公开了与晶体管源/漏区连接的“有源触点(contacts 142)”，也公开了与虚栅极(dummy gate electrode 131)连接的接触(contact 142)。然而，目标专利的“第一有源触点”明确要求“毗邻于所述虚栅极”（参见附图2-3， MD1有源触点112-2、112-3与虚栅极210交织）。对比文件中与虚栅极131连接的接触142是垂直连接在其上方，且虚栅极131位于隔离区上，其相邻位置是电容器结构，并未公开一个“毗邻于”该虚栅极的、连接到有源区（如源/漏）的“有源触点”。因此，该技术特征未被直接公开，本领域技术人员也无法从对比文件合理推断出该结构。 |
| 技术特征C：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口<br>**《未公开》** | [0027] Referring to FIG. 5, ...multiple removal processes are employed to form trenches 180 in region 104 and a trench 182 in region 106. The trenches 180 and 182 extend downwardly through ILD layer 148, etch stop layer 147, ILD layer 144, and etch stop layer 143. | 对比文件公开了在ILD层（如148, 144）中形成沟槽(trenches 182, 180)。然而，这些沟槽（如182）的目的是为了形成MIM电容器的电极（下电极160），其暴露的是下方接触146的至少两个面（用于增加电极接触面积），而不是为了形成堆叠式触点。目标专利中的“开口”（如图11中的开口1100）是在电介质层上形成，用于暴露第一有源触点以形成第一堆叠式触点。两者结构、位置和作用均不相同。因此，对比文件未公开该技术特征。 |
| 技术特征D：沉积于所述开口的侧壁上的第一隔离层<br>**《未公开》** | 无相应内容。 | 对比文件全文未提及在形成于电介质层中的沟槽（开口）侧壁上沉积隔离层。其沟槽是直接填充金属以形成电容器电极（如[0030]段）。目标专利中的“第一隔离层”（如图12中的内衬1200）用于将堆叠式触点与虚栅极电隔离，是对比文件完全没有涉及的技术手段。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征E：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点<br>**《未公开》** | [0025] ...contacts 142 extend through the ILD layer 140 and engage the silicide layer 132. Specifically, the contacts 142 engage the source/drain features in regions 102 and 104... [0027] ...contacts 146 extend through the ILD layer 144 and through the etch stop layer 143 and are electrically coupled to the contacts 142 in the ILD layer 140. Although each contact 142 is labeled separately from its associated contact 146, each pair may be considered one integrated contact. | 对比文件公开了垂直连接的接触对（142/146），其从上到下贯穿多个介质层并连接到有源区（源/漏）或虚栅极。目标专利的“第一堆叠式触点”（如图14中的1310）是形成在特定开口中、侧壁具有隔离层、并与下方触点（第一有源触点）电耦合的结构，其核心特征之一是侧壁的隔离层以及自对齐特性，用于实现与相邻栅极的隔离。对比文件的接触对是常规的垂直通孔/接触，不具备“堆叠式触点”特有的侧壁隔离和自对齐隔离结构，作用也不同（一个是互连，一个是实现可缩放的栅极接地）。因此，对比文件未公开该技术特征。 |
| 技术特征F：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离<br>**《未公开》** | [0025] An etch stop layer 143 overlays the ILD layer 140... [0027] A further etch stop layer 147 overlays the ILD layer 144... | 对比文件公开了覆盖在ILD层上的蚀刻停止层（143, 147）。然而，这些层是覆盖在整个ILD层表面，作为工艺中的蚀刻停止层，而非目标专利中“沉积于所述第一堆叠式触点的表面上”的“盖层”（如图16-17中的内衬1600）。目标专利的盖层是专门形成在堆叠式触点顶部的凹陷部分，用于后续工艺中实现通孔的选择性连接和隔离。此外，对比文件完全没有公开“侧壁上的第一隔离层将第一堆叠式触点与虚栅极电隔离”这一关键的电学隔离功能和结构。因此，该技术特征未被公开。 |
| 技术特征G：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。<br>**《未公开》** | [0032] ...the contact 171 is formed through the ILD layer 169 and such that it engages the top gate electrode 162 of the MIM capacitor 120. [0025] ...contact groups 170, 146, and 142 electrically couple the source/drain features of the transistors 110 and 112 in regions 102 and 104, respectively, to the metal layer 172. | 对比文件公开了穿过ILD层（169）的接触171，其落在电容器120的上电极162上，用于将电容器连接到互连金属层172。也公开了将源/漏连接到金属层的接触组（170/146/142）。然而，目标专利的“第一通孔”（如图20中的通孔2000）核心作用是“落在虚栅极上并通过盖层的一部分直接落在第一堆叠式触点的表面上”，从而将第一堆叠式触点（及第一有源触点）和虚栅极电耦合以实现“虚栅极接地”。对比文件中完全不存在这种将堆叠式触点/有源触点与虚栅极通过一个通孔直接桥接以实现接地的结构。其虚栅极131是通过接触142/146连接到电容器下电极160，构成电容器的一部分，而非被接地。因此，该技术特征未被公开。 |
| 技术特征H：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。<br>**《未公开》** | [0025] ...contacts 142... engage the dummy gate electrode 131 in region 106. [0027] ...contacts 146... are electrically coupled to the contacts 142... | 对比文件中，虚栅极131通过接触142（以及上方的146）与外部连接。这些接触是常规的垂直接触，没有描述其在侧壁上具有“第二隔离层”，也没有描述其被“自对齐到第一有源触点以及和第一堆叠式触点自对齐”。目标专利的“栅极触点”（如图9中的栅极触点810）是一个具有侧壁隔离层（内衬600）且与有源触点自对齐的特殊结构，用于在通孔连接前预先连接到虚栅极。对比文件未公开该结构。 |
| 技术特征I：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点<br>**《未公开》** | [0025] ...the contacts 142 engage the source/drain features in regions 102 and 104... | 对比文件在区域102和104中存在连接到晶体管源/漏的“有源触点”。然而，这些触点所在的区域（102， 104）与虚栅极131所在的区域（106）是器件中不同的功能区域（逻辑电路、DRAM、去耦电容），并非“毗邻于”同一个虚栅极。目标专利的“第二有源触点”是与“第一有源触点”类似，均毗邻于同一个虚栅极（参见附图22B， MD1有源触点112-4等）。对比文件的结构布局不同，未公开该特征。 |
| 技术特征J：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。<br>**《未公开》** | [0032] ...the contact 170 is formed in the ILD layer 169... to expose a top portion of the contact 146. The trench is then filled with metal which engages the metal of the contact 142 in the region 104. | 对比文件公开了接触170，其连接到区域104中的接触142/146（连接到源/漏）。这是一个常规的垂直接触，并非“堆叠式触点”（无侧壁隔离层等特征）。此外，它也不与任何类似于“第一通孔”的结构“自对齐”以实现电隔离。目标专利中“相邻的堆叠式触点”（如图22A中的第二堆叠式触点1320）具有侧壁隔离层（内衬1200）和盖层（内衬1600），并与通孔2200自对齐以实现隔离，是对比文件完全没有的结构。因此，该技术特征未被公开。 |
| 技术特征K：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。<br>**《未公开》** | 无相应内容。 | 该技术特征涉及第一通孔、栅极触点、第一隔离层和第一有源触点之间复杂的自对齐和交叠关系，以实现精细的电隔离。对比文件完全没有公开“栅极触点”、“第一堆叠式触点及其侧壁隔离层”、“第一通孔”这些基础构件，更谈不上它们之间这种特定的自对齐和交叠关系。因此，该技术特征未被公开。 |
| 技术特征L：其特征在于，进一步包括：有源栅极<br>**《直接公开》** | [0019] In each regions 102, 104, and 106, a conductive material overlays the semiconductor substrate 124... The polysilicon layer 130 has been patterned into gate electrodes for the transistors 110 and 112 in the regions 102 and 104, respectively. | 对比文件明确公开了在区域102和104中，多晶硅层130被图案化成晶体管（110, 112）的栅电极(gate electrodes)。这对应于目标专利中的“有源栅极”（即功能栅极）。本领域技术人员能够毫无疑义地确定对比文件公开了“有源栅极”。 |
| 技术特征M：毗邻于所述有源栅极的第二有源触点<br>**《直接公开》** | [0025] ...contacts 142 extend through the ILD layer 140 and engage the silicide layer 132. Specifically, the contacts 142 engage the source/drain features in regions 102 and 104... | 对比文件明确公开了接触(contacts 142)连接到晶体管的源/漏区（有源区）。对于区域102和104中的任意一个有源栅极（如晶体管110或112的栅极），必然存在毗邻于它的源/漏区，以及连接到该源/漏区的接触142。这些接触142即相当于“毗邻于有源栅极的第二有源触点”。本领域技术人员能够毫无疑义地从对比文件得出该技术特征。 |
| 技术特征N：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层<br>**《未公开》** | [0025] ...contacts 142 extend through the ILD layer 140... [0027] ...contacts 146 extend through the ILD layer 144... and are electrically coupled to the contacts 142... | 对比文件公开了连接到源/漏的接触对142/146。然而，这些接触是常规的垂直互连结构，其描述中并未提及在侧壁上包含用于与有源栅极电隔离的“隔离层”。目标专利的“第二堆叠式触点”（如图22A中的1330）明确要求在侧壁上有隔离层（第二隔离层）以实现与相邻栅极的电隔离，这是其实现缩放设计规则的关键。对比文件的接触不具备此特征。因此，该技术特征未被公开。 |
| 技术特征O：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。<br>**《未公开》** | [0032] ...the contact 170 is formed in the ILD layer 169... to expose a top portion of the contact 146. | 对比文件公开了接触170，其连接到区域104中的接触146（进而连接到源/漏）。该接触170是常规垂直接触，并非“电耦合至有源栅极”。此外，文中也未描述其与任何类似于“第二堆叠式触点”的结构“自对齐”。目标专利的“第二通孔”（如图22A中的通孔2202）是电耦合至有源栅极（106）并与第三堆叠式触点（1330）自对齐的，对比文件未公开该结构。 |
| 技术特征P：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。<br>**《隐含公开》** | [0015] FIG. 1 is a diagrammatic sectional side view of a semiconductor device 100. The semiconductor device 100 is configured as a system-on-chip (SoC) device that integrates various functions on a single chip. [0042] The semiconductor devices 100 and 198 are not limited to the aspects and structure of the integrated circuit described above. | 对比文件公开了其半导体器件100被配置为“片上系统(SoC)设备”，其集成了多种功能（如逻辑电路、DRAM、去耦电容）。SoC是广泛应用于各种电子设备的核心部件。本领域技术人员公知，SoC可以被集成到移动电话、计算机、娱乐单元等众多电子设备中。虽然对比文件没有明确列举目标专利权利要求中的所有具体设备类型，但基于其公开的SoC性质，本领域技术人员有可能合理推断出该SoC器件可用于所述各类设备中。因此，该技术特征被对比文件隐含公开。 |
<<<L>>><<<M>>><<<p>>>