**对比文件名称**：2013-11-05_发明授权_US08577325B2 Low noise amplifier having both ultra-high linearity and low noise characteristic and radio receiver including the same
**目标专利名称**：互补共栅和共源放大器中的增益控制CN107005202B
**本次调用模型名称**：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A. 包括：第一放大器级，被配置为放大输入端子处的输入信号以生成第一放大信号** | “In the low noise amplifier according to another embodiment of the present invention, a linearized complementary common gate amplifier 200 is connected to the output terminal of the optimum noise and input impedance matching capacitor CL of the above-described linearized complementary common source low noise amplifier 100.” （段落[0050]）<br>“Referring to FIG. 3, the linearized complementary common gate amplifier 200 includes the second main transistor unit 210 and the second auxiliary transistor unit 220.” （段落[0052]）<br>“The second main transistor unit 210 includes a complementary common gate amplifier including a fourth NMOS transistor N4 and a fourth PMOS transistor P4 connected to the output terminal of the optimum noise and input impedance matching capacitor CL…” （段落[0052]） | **直接公开**。对比文件明确公开了一个线性化的互补共栅放大器（linearized complementary common gate amplifier 200），其连接在电容CL的输出端，用于放大来自前级的信号，并生成输出信号（通过C9、C10输出）。其作用同样是放大信号，与本特征在目标专利中的作用相同。 |
| **B. 所述第一放大器级具有电流转向器** | 未发现相关内容。 | **未公开**。对比文件中的线性化互补共栅放大器（200）由主晶体管单元（210，包含N4、P4）和辅助晶体管单元（220，包含N5、P5）构成，用于通过互补叠加进行线性化。其结构中没有涉及用于增益控制的、可选择性引导电流路径的“电流转向器”结构。 |
| **C. 所述电流转向器被配置为选择性地将第一电流转向以设置所述第一放大器级的增益** | 未发现相关内容。 | **未公开**。如B所述，对比文件的互补共栅放大器没有电流转向器。其辅助晶体管的偏置设置（通过电阻R9、R10）是为了优化线性度（如段落[0079]所述维持g1恒定），而非为了设置离散的、可选择的增益台阶。 |
| **D. 以及第二放大器级，被配置为放大所述输入端子处的所述输入信号以生成第二放大信号** | “Referring to FIG. 1, the low noise amplifier according to the embodiment of the present invention is a linearized complementary common source low noise amplifier 100...” （段落[0034]）<br>“The first main transistor unit 110 includes a first NMOS transistor N1 and a first PMOS transistor P1 configured to form a complementary common source amplifier...” （段落[0034]） | **直接公开**。对比文件明确公开了一个线性化的互补共源低噪声放大器（100），其接收输入信号VIN并放大生成输出信号VOUT。其作用同样是放大信号，与本特征在目标专利中的作用相同。 |
| **E. 所述第二放大器级具有设置所述第二放大器级的增益的增益控制电路** | 未发现相关内容。 | **未公开**。对比文件的互补共源放大器（100）包含主晶体管单元（110）和辅助晶体管单元（120）。辅助晶体管单元（120）用于与主晶体管单元进行互补叠加，以拓宽线性区（参见段落[0066]-[0070]），其目的是改善线性度（如IIP3、OP1dB），而非设置或控制放大器的增益值。虽然调整辅助晶体管的偏置会影响放大行为，但其核心设计目标和公开的作用是“线性化”，而非作为可调节增益的“增益控制电路”。 |
| **F. 其中所述第一放大器级被配置为互补共栅放大器** | “...the linearized complementary common gate amplifier 200.” （段落[0050]）<br>“The second main transistor unit 210 includes a complementary common gate amplifier including a fourth NMOS transistor N4 and a fourth PMOS transistor P4...” （段落[0052]） | **直接公开**。对比文件明确将放大器200描述为“互补共栅放大器”（complementary common gate amplifier），其结构包含并联的NMOS和PMOS晶体管，符合互补共栅配置。 |
| **G. 所述互补共栅放大器生成相对于所述输入信号非反相的所述第一放大信号** | 未发现明确描述相位关系的语句。 | **隐含公开**。共栅放大器（Common Gate）的基本特性是输入信号施加于源极，输出取自漏极，其电压增益为同相（非反相）。这是本领域技术人员的公知常识。对比文件公开的互补共栅放大器（200）符合这一基本结构（信号从源极输入，漏极输出），因此本领域技术人员能够毫无疑义地推断出其输出信号相对于输入信号是非反相的。 |
| **H. 并且其中所述第二放大器级被配置为互补共源放大器** | “...a linearized complementary common source low noise amplifier 100.” （段落[0034]）<br>“...configured to form a complementary common source amplifier...” （段落[0034]） | **直接公开**。对比文件明确将放大器100描述为“互补共源放大器”（complementary common source amplifier），其结构包含并联的NMOS和PMOS晶体管，栅极接收输入，符合互补共源配置。 |
| **I. 所述互补共源放大器生成相对于所述输入信号反相的所述第二放大信号** | 未发现明确描述相位关系的语句。 | **隐含公开**。共源放大器（Common Source）的基本特性是输入信号施加于栅极，输出取自漏极，其电压增益为反相。这是本领域技术人员的公知常识。对比文件公开的互补共源放大器（100）符合这一基本结构（信号从栅极输入，漏极输出），因此本领域技术人员能够毫无疑义地推断出其输出信号相对于输入信号是反相的。 |
| **J. 所述增益控制电路包括互补共源共栅晶体管的并联支路，所述互补共源共栅晶体管的所述并联支路被选择性地使能以设置所述第二放大器级的所述增益。** | “The first auxiliary transistor unit 120 includes a second PMOS transistor P2... a third PMOS transistor P3... a second NMOS transistor N2... and a third NMOS transistor N3...” （段落[0043]）<br>“The gates of the transistors of the first auxiliary transistor unit 120 are connected in parallel to the gates of the transistors of the first main transistor unit 110 via Alternating Current (AC) coupling capacitors C1, C2, C3 and C4...” （段落[0044]） | **未公开**。对比文件的辅助晶体管单元（120）确实包含与主晶体管（P1， N1）并联连接的晶体管支路（P2， P3， N2， N3）。然而，这些支路的作用是通过施加不同的栅极偏压（GP2， GP3， GN2， GN3）来实现“互补叠加线性化”（complementary superposition linearization），以改善放大器的线性度（参见段落[0066]-[0070]），其设计目的和所公开的作用并非用于“设置增益”。这些支路是始终连接的，其偏置是为了优化线性特性，而不是通过数字控制信号选择性地“使能”或“禁用”来获得不同的离散增益台阶。 |
| **K. 进一步包括控制器，所述控制器被配置为输出控制信号，以控制所述电流转向器来设置所述第一放大器级的所述增益并且控制所述增益控制电路来设置所述第二放大器级的所述增益。** | 未发现相关内容。 | **未公开**。对比文件全文未提及任何用于控制增益的“控制器”（controller）。其辅助晶体管的偏置电压（如GP2， GN2等）是固定的直流偏置，并非由控制器产生的用于动态设置增益的控制信号。 |
| **L. 所述控制器被配置为输出第一控制信号以控制电流转向器将所选择量的所述第一电流转向到形成AC接地的节点，而将所述第一放大器级的所述增益设置为所选择的增益设置，并且所述控制器被配置为输出第二控制信号以选择性地使能所述互补共源共栅晶体管的所述并联支路，而将所述第二放大器级的所述增益设置为所选择的所述增益设置。** | 未发现相关内容。 | **未公开**。如K所述，对比文件没有控制器。同时，对比文件中也不存在“形成AC接地的节点”这一概念，以及将电流转向至该节点以设置增益的技术手段。 |
| **M. 所述增益控制电路包括第二电流转向器，所述第二电流转向器被配置为将所选择量的第二电流转向以设置所述第二放大器级的所述增益。** | 未发现相关内容。 | **未公开**。对比文件的第二放大器级（互补共源放大器100）中没有公开任何形式的“电流转向器”结构用于增益控制。其增益主要由主晶体管尺寸和负载决定，辅助晶体管用于线性化而非增益控制。 |
| **N. 所述电流转向器被配置为将所选择量的所述第一电流转向到节点，并且所述第二电流转向器被配置为将所述所选择量的所述第二电流转向到所述节点，所述节点形成AC信号接地。** | 未发现相关内容。 | **未公开**。对比文件中不存在这样的“节点”结构，也不存在两个电流转向器将电流引导至同一AC接地节点的技术方案。 |
| **O. 进一步包括耦合在所述节点与信号接地之间的电容器，所述所选择量的所述第一电流和所述所选择量的所述第二电流在所述节点处在相反方向上流动，导致在所述节点与所述电容器之间流动的第三电流，所述第三电流比所述第一电流或所述第二电流小。** | 未发现相关内容。 | **未公开**。对比文件中不存在如特征N所描述的节点和电流转向配置，因此也不存在与此相关的、连接在节点与地之间的电容器及其电流流动关系的公开。 |
| **P. 进一步包括控制器，所述控制器被配置为输出控制信号以控制电流转向器设置所述第一放大器级的所述增益，并控制所述第二电流转向器设置所述第二放大器级的所述增益。** | 未发现相关内容。 | **未公开**。同特征K，对比文件没有控制器，也没有第一、第二电流转向器。 |
| **Q. 进一步包括累积电路，所述累积电路被配置为接收所述第一放大信号和所述第二放大信号并输出差分信号。** | 未发现相关内容。 | **未公开**。对比文件中的两个放大器（共源100和共栅200）是级联关系（cascaded），而非并联。信号流是：输入→共源放大器100→电容CL→共栅放大器200→输出。不存在一个电路同时接收来自共栅和共源的两个放大信号并将它们合并（累积）输出差分信号的结构。图2-4中的输出是单端的或通过谐振电路/变压器耦合，但并非接收两个相位相反的信号进行累积。 |
| **R. 所述累积电路包括偏置信号发生器，所述偏置信号发生器生成偏置所述第一放大信号和所述第二放大信号的偏置信号。** | 未发现相关内容。 | **未公开**。如Q所述，对比文件没有公开累积电路，因此也不存在该电路中的偏置信号发生器。 |
| **S. 所述累积电路包括在第一绕组两端接收所述第一放大信号和所述第二放大信号的变压器，所述第一绕组具有向所述偏置信号发生器输出共模电压信号的中心抽头。** | 未发现相关内容。 | **未公开**。如Q、R所述，对比文件没有公开这样的累积电路结构。其附图4提到了变压器，但它是作为替代共栅放大器的一种输出耦合/阻抗变换选项，并非用于接收两个放大信号并具有中心抽头输出共模电压的结构。 |
<<<A>>><<<D>>><<<F>>><<<H>>><<<g>>><<<i>>>