**对比文件名称**：JP2010087350A_Description_20260218_2223
**目标专利名称**：183通孔材料选择和处理CN107004636B
**本次调用的模型名称**：DeepSeek-R1
### **特征比对表格**
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：第一导电材料的第一通孔，所述第一通孔在第一导电互连层的第一部分与至少第一级上的第一中部制程MOL互连层之间 | 对比文件中未记载“第一导电互连层”与“中部制程(MOL)互连层”之间的通孔。对比文件描述了连接上部电极63和金属配线78的通孔（第2导体插塞77a）（参见图18及对应文字描述[0144]-[0145]），以及连接下部电极61和金属配线78的通孔（第3导体插塞77b）。这些通孔连接的是铁电电容的电极与后端制程（BEOL）的金属配线，而非目标专利中定义的连接“导电互连层”与“中部制程(MOL)互连层”的结构。 | **未被公开**。目标专利的技术特征A限定了通孔连接“第一导电互连层”和“第一MOL互连层”。对比文件（JP2010087350A）涉及FeRAM制造，其通孔（如第2导体插塞77a）连接的是电容电极（如上部电极63）与第一层金属配线78，这是典型的前端/中部器件与后端互连之间的连接，并未明确区分或提及“MOL互连层”这一特定层级，也未公开该通孔连接的是目标专利所述的“第一导电互连层”（例如图3中的340-2）。两者在互连层级结构和功能上存在本质差异。 |
| **技术特征B**：所述第一通孔是用单镶嵌工艺来制造的， | 对比文件描述了通孔（ホール）的形成工艺：例如，在第二层间绝缘膜71中形成到达上部电极63的第一孔71a（第1のホール71a）和到达下部电极61的第二孔71b（第2のホール71b）（参见[0154]）。随后在这些孔中形成阻挡膜75和导电膜74（钨）以形成导体插塞77a， 77b（参见[0171]-[0174], [0140]）。该工艺未明确描述为“单镶嵌”或“双镶嵌”工艺。其工艺顺序是：先形成保护膜70的开口70a、70b，再沉积层间绝缘膜71，然后在71中蚀刻出孔71a、71b，最后填充导电材料。这属于常规的通孔/插塞形成工艺，并未特指为单镶嵌工艺。 | **未被公开**。技术特征B明确限定“第一通孔是用单镶嵌工艺来制造的”。对比文件中记载的通孔形成工艺是：在已形成的绝缘膜（第2层间绝缘膜71）中蚀刻出接触孔（ホール），然后填充导电材料（钨）形成插塞。虽然从广义上讲，这可以视为一种镶嵌工艺，但对比文件的说明书全文（包括背景技术和实施例）均未提及“单镶嵌（single damascene）”或“双镶嵌（dual damascene）”工艺术语，也未描述与图1A-1E所示单镶嵌工艺相对应的具体步骤（如在绝缘层中蚀刻开口后整体沉积并平坦化导电层以同时形成通孔和互连层）。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该通孔是“用单镶嵌工艺来制造的”这一特定技术手段。 |
| **技术特征C**：其中，所述第一导电互连层的所述第一部分是第二导电材料的并且所述第一通孔被布置在电介质层中 | 对比文件中未记载“第一导电互连层”这一结构。存在由铜铝合金等构成的第一层金属配线78（一層目金属配線78）（参见[0145]），但其并非与所述第一通孔（对应第一导体插塞？）一体形成或具有如特征C所述的“第一部分是第二导电材料”的关系。通孔（插塞77a， 77b）被布置在层间绝缘膜71（第2の層間絶縁膜71， 二氧化硅）中（参见[0174]）。 | **未被公开**。技术特征C限定了“第一导电互连层”的特定部分由“第二导电材料”构成，且“第一通孔”布置在“电介质层”中。对比文件虽然公开了金属配线78和布置在层间绝缘膜71中的导体插塞，但并未公开如目标专利图3所示的、通过双镶嵌工艺与第二通孔330一体形成的“第一导电互连层340”（其第二部分是第二导电材料310）。对比文件中的金属配线78与导体插塞77a是分别形成后连接的独立结构，并非通过同一双镶嵌工艺一体成型。因此，对比文件未公开“第一导电互连层”及其与“第二导电材料”、“第一通孔”之间的特定结构关系。 |
| **技术特征D**：所述第二导电材料的第二通孔，所述第二通孔在所述第一导电互连层的第二部分与至少第二级上的第二MOL互连层之间， | 对比文件中未记载“第一导电互连层”和“第二MOL互连层”。存在连接不同电极的多个导体插塞（77a， 77b， 77c），但它们的连接对象是电容电极或晶体管的源/漏，并非目标专利定义的“第二级上的第二MOL互连层”。 | **未被公开**。技术特征D限定了“第二通孔”连接“第一导电互连层的第二部分”和“第二级上的第二MOL互连层”。对比文件中的导体插塞（如77a， 77b）连接的是电容的上下电极与第一层金属配线，或者连接晶体管的有源区与第一层金属配线。这些均非目标专利中所述的、位于不同层级（第一级、第二级）的“MOL互连层”。对比文件未提及“MOL互连层”的概念，更未公开两个不同层级的MOL互连层通过不同材料的通孔与一个共享的导电互连层相连接的三明治结构。 |
| **技术特征E**：所述第二通孔和所述第一导电互连层是用双镶嵌工艺来制造的， | 对比文件中未提及“双镶嵌（dual damascene）”工艺。金属配线78的形成是通过沉积金属叠层膜然后图案化（パターニング）来实现的（参见[0145]），这是一种减法蚀刻（刻蚀）工艺，而非双镶嵌工艺。 | **未被公开**。技术特征E明确限定“第二通孔和所述第一导电互连层是用双镶嵌工艺来制造的”。对比文件明确记载第一层金属配线78是通过沉积金属叠层膜然后图案化（即先沉积再光刻蚀刻）的传统方法制成（[0145]），这与双镶嵌工艺（先蚀刻介质层沟槽/通孔，再填充金属并平坦化）有本质区别。对比文件全文未描述任何双镶嵌工艺步骤。因此，该技术特征未被公开。 |
| **技术特征F**：其中，所述第一导电互连层的所述第二部分是所述第二导电材料的并且所述第二通孔被布置在所述电介质层中， | 对比文件中未记载如目标专利所述的“第一导电互连层”。金属配线78的材料包含铜铝合金等（参见[0145]），但未明确其为“第二导电材料”。通孔（插塞）布置在层间绝缘膜71中。 | **未被公开**。如特征C、E所述，对比文件未公开“第一导电互连层”这一通过双镶嵌工艺与通孔一体形成的结构，因此自然也谈不上其“第二部分是所述第二导电材料”。虽然存在电介质层（层间绝缘膜71）和其中的插塞，但整个技术特征F所描述的特定结构关系在对比文件中没有对应。 |
| **技术特征G**：所述第一导电材料不同于所述第二导电材料 | 对比文件中公开了用于导体插塞（77a-c）的导电材料是钨（タングステン）（参见[0137]），以及用于第一层金属配线78的材料包含铜铝合金（銅含有アルミニウム膜）（参见[0145]）。因此，通孔（插塞）材料（钨）与互连层材料（铜铝合金）不同。 | **直接公开**。技术特征G限定了第一导电材料不同于第二导电材料。对比文件明确公开了导体插塞（对应于“通孔”）的材料是钨（[0137]），而与之相连的第一层金属配线的材料是铜铝合金（[0145]）。这两种材料明显不同。虽然对比文件中这些结构的功能和关系与目标专利不完全相同（例如，目标专利中两种材料用于不同工艺制造的通孔，而对比文件中是插塞与互连线的材料不同），但就“两种导电材料不同”这一纯粹的材料特征而言，对比文件已经给出了明确且直接的公开。 |
| **技术特征H**：以及电路，所述电路耦合到所述第一MOL互连层或所述第二MOL互连层之一， | 对比文件中公开了由MOS晶体管TR和铁电电容器Q等构成的存储单元电路（参见[0047]， [0098]）。该电路通过导体插塞43， 77c等耦合到金属配线78（参见[0142]-[0143]， [0145]）。然而，并未提及该电路耦合到“第一MOL互连层”或“第二MOL互连层”。 | **未被公开**。技术特征H限定了电路耦合到MOL互连层。对比文件公开了半导体器件（如FeRAM存储单元）包含电路（晶体管、电容）。但是，对比文件未使用“MOL互连层”这一概念，也未明确指出电路所耦合的互连层级属于“MOL”。其电路通过接触插塞连接到第一层金属配线，这通常被视为BEOL的起点。因此，该特征未被公开。 |
| **技术特征I**：所述第一MOL互连层和所述第二MOL互连层被布置在所述电路与所述第一导电互连层之间。 | 对比文件中未记载“第一MOL互连层”和“第二MOL互连层”。其结构顺序是：硅基板（电路）→ 接触插塞43 → 第一层金属配线78。不存在如特征I所述的、位于电路与第一导电互连层之间的两个MOL互连层。 | **未被公开**。技术特征I限定了两个MOL互连层在电路与第一导电互连层之间的空间位置关系。这是目标专利三维互连结构的一个关键特征。对比文件完全没有描述这样的层级结构。其互连结构是常规的：器件层（电路）通过接触孔连接到第一层金属线，没有介入目标专利所定义的、位于不同层级的多个MOL互连层。因此，该特征未被公开。 |
| **技术特征J**：其特征在于，所述第一通孔的长度不同于所述第二通孔的长度。 | 对比文件中未明确描述连接不同对象（如上电极和下电极）的导体插塞（77a和77b）的长度是否不同。虽然附图可能显示深度略有差异，但说明书中未将其作为技术特征进行描述或强调。 | **未被公开**。技术特征J是进一步限定两个通孔的长度不同。对比文件中虽然可能因为连接的上电极63和下电极61的物理位置不同而导致插塞77a和77b的深度（长度）不同，但说明书的文字部分并未记载或强调这一差异。本领域技术人员无法从对比文件毫无疑义地得出或必然推断出“第一通孔的长度不同于第二通孔的长度”这一被特意提出的区别特征。该特征在对比文件中未被公开。 |
| **技术特征K**：其特征在于，所述第一通孔的电阻不同于所述第二通孔的电阻。 | 对比文件中未提及通孔（导体插塞）的电阻，也未比较不同插塞之间的电阻差异。 | **未被公开**。技术特征K限定了两个通孔的电阻不同。对比文件全文未涉及通孔或插塞的电阻性能，也未提及或暗示由于材料、尺寸或工艺不同而导致的电阻差异。该特征未被公开。 |
| **技术特征L**：其特征在于，所述第一导电材料是钨并且所述第二导电材料是铜。 | 对比文件中公开了导体插塞的材料是钨（タングステン）（[0137]）。第一层金属配线78的材料包含“铜含有アルミニウム膜”（铜铝合金膜）（[0145]），其主要成分是铝，含有铜，并非纯铜。 | **未被公开**。技术特征L具体限定了第一导电材料是钨，第二导电材料是铜。对比文件公开了插塞材料是钨，符合“第一导电材料是钨”的部分。但是，对于“第二导电材料是铜”，对比文件公开的金属配线材料是铜铝合金，其主要成分是铝，并非纯铜。本领域技术人员通常将“铜铝合金”与“铜”视为不同的材料。因此，对比文件未公开“第二导电材料是铜”这一具体限定。 |
| **技术特征M**：其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于所述第一通孔的纵横比来选择的。 | 对比文件中未提及通孔的“纵横比（アスペクト比）”，也未记载基于纵横比来选择导电材料。材料选择是基于防止氢还原（对于插塞用钨的阻挡膜）和导电性/工艺兼容性（对于金属配线）等因素。 | **未被公开**。技术特征M限定了材料选择至少部分基于通孔的纵横比。这是目标专利的一个重要发明点，即针对不同纵横比的通孔选择适合的工艺和材料（例如，高纵横比用钨和单镶嵌，低纵横比用铜和双镶嵌）。对比文件完全没有提及“纵横比”这一概念，也未将材料选择与通孔的几何形状（纵横比）联系起来。因此，该特征未被公开。 |
| **技术特征N**：其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于耦合到所述第一MOL互连层和所述第二MOL互连层之一的所述电路来选择的。 | 对比文件中未记载“MOL互连层”。其材料选择（如用钨做插塞，用铝铜合金做配线）是基于通用半导体制造考量，如钨的填充能力、铝的导电性等，并未提及基于其下方所连接的特定电路（如特定功能的晶体管或电容）来选择通孔材料。 | **未被公开**。技术特征N限定了材料选择至少部分基于所连接的电路。这意味着针对连接不同电路模块或关键路径的互连，优化选择通孔材料以改善性能（如时序、电阻）。对比文件中没有任何内容表明其选择钨或铜铝合金是基于其所连接的铁电电容或晶体管的具体电路特性或性能需求。材料选择是工艺通用的。因此，该特征未被公开。 |
| **技术特征O**：其特征在于，所述半导体器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。 | 对比文件未提及该半导体器件（FeRAM）的具体应用产品。 | **未被公开**。技术特征O是用途限定，描述了半导体器件的最终应用产品。对比文件仅描述了FeRAM器件的制造，未提及其集成到任何具体的终端产品中。因此，该特征未被公开。 |
### **结论**
根据以上逐项比对分析，对比文件JP2010087350A直接公开了技术特征G（第一导电材料不同于第二导电材料），未公开或隐含公开其他技术特征。
<<<G>>>