返回项目页面
对比文件列表
2007-04-25_CN1953180A_发明公开_CN1953180A 半导体集成电路及其设计方法_+++i+++.docx
2026-03-10 16:05
2007-10-04_JP2007258215A_发明专利_JP2007258215A Program, apparatus and method of cell arrangement_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-10 16:05
2008-09-18_JP2008218730A_发明专利_JP2008218730A Semiconductor device designing method and program_+++A_I_J+++.docx
2026-03-10 16:05
2012-08-15_CN102637226A_发明公开_CN102637226A PCB封装架构方法_+++i+++.docx
2026-03-10 16:06
2014-03-13_US2014075404A_发明申请_US20140075404A1 GROUP BOUNDING BOX REGION-CONSTRAINED PLACEMENT FOR INTEGRATED CIRCUIT DESIGN_+++F_G_a_b_i+++.docx
2026-03-10 16:06
2017-03-16_US2017076030A_发明申请_US20170076030A1 POWER-DENSITY-BASED CLOCK CELL SPACING_+++A_B_C_D_E_F_G_I_J_K_L_M_N_P_h_o+++.docx
2026-03-10 16:06
2017-11-21_US9824174B_发明授权_US09824174B2 Power-density-based clock cell spacing_+++A_B_C_D_E_F_G_I_J_K_L_M_N_P_h_o+++.docx
2026-03-10 16:06
2018-05-11_CN108027843A_发明公开_CN108027843A 基于功率密度的时钟单元间距_+++A_B_D_E_F_G_I_J_K_L_M_N_O_P_c_h+++.docx
2026-03-10 16:06
2018-07-18_EP3347836A_发明公开_EP3347836A1 POWER-DENSITY-BASED CLOCK CELL SPACING_+++A_B_C_D_E_F_G_H_I_J_K_L_M_N_P_o+++.docx
2026-03-10 16:06
2019-12-13_CN108027843B_发明授权_CN108027843B 基于功率密度的时钟单元间距_+++A_B_C_D_E_F_G_I_J_K_L_M_N_P_h_o+++.docx
2026-03-10 16:06
2023-03-01_EP3347836B_发明授权_EP3347836B1 POWER-DENSITY-BASED CLOCK CELL SPACING_+++A_B_C_D_E_F_G_I_J_K_L_M_N_P_h_o+++.docx
2026-03-10 16:06
JP2009130191A_Description_20260304_2034_+++E_G_a_b_c_d_f_h_i_j+++.docx
2026-03-10 16:06
2012-08-15_CN102637226A_发明公开_CN102637226A PCB封装架构方法_+++i+++.docx

对比文件名称:2012-08-15_CN102637226A_发明公开_CN102637226A PCB封装架构方法

目标专利名称:基于功率密度的时钟单元间距CN108027843B

模型名称:ChatGPT

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:具有第一禁布区的多个第一类型的时钟单元,所述第一类型具有第一功率使用密度<br>**公开性判断**:**未被公开**无相关引用对比文件公开了一种PCB封装架构方法,其中提到了“禁止布局区”(见具体实施方式部分及图5中的标号4、5)。然而,对比文件中的“禁止布局区”是PCB设计中针对元件(特别是大功率器件封装)的散热、安装等结构要求而设置的限制区域(参见背景技术及具体实施方式),其作用是为了在PCB布局时预留空间以满足机械、散热等物理设计要求。目标专利中的“第一类型的时钟单元”是集成电路(IC)内部的时钟单元,其“第一禁布区”是基于该类型时钟单元的“第一功率使用密度”来设定的,目的是解决IC内部因时钟单元聚集导致的动态热点、热逸溃和IR降问题(参见目标专利背景技术及详细描述)。两者属于完全不同的技术领域(PCB板级设计与IC芯片级设计),所针对的对象(PCB封装元件 vs. IC内部时钟单元)、技术问题(PCB散热/安装空间 vs. IC热/IR降及时序性能平衡)和作用(物理结构约束 vs. 基于电热特性的性能优化)均不相同。对比文件未提及“时钟单元”,也未提及基于“功率使用密度”来设定禁布区。因此,对比文件既未直接公开也未隐含公开技术特征A。
**技术特征B**:具有第二禁布区的多个第二类型的时钟单元<br>**公开性判断**:**未被公开**无相关引用如特征A所述,对比文件中的“禁止布局区”是针对PCB元件(如大功率器件)的。对比文件未提及“第二类型的时钟单元”,也未提及为不同类型单元设置不同的、专用的禁布区。因此,对比文件未公开技术特征B。
**技术特征C**:,所述第二类型具有第二功率使用密度,<br>**公开性判断**:**未被公开**无相关引用对比文件完全没有涉及“功率使用密度”这一概念,更未将其与不同类型的单元相关联。因此,对比文件未公开技术特征C。
**技术特征D**:所述第一和所述第二功率使用密度是不同的<br>**公开性判断**:**未被公开**无相关引用对比文件未提及“功率使用密度”,因此自然也谈不上公开不同功率使用密度这一特征。因此,对比文件未公开技术特征D。
**技术特征E**:,所述第一和第二功率使用密度中较高的一者具有比所述第一和第二功率使用密度中较低的一者更大的禁布区<br>**公开性判断**:**未被公开**无相关引用这是目标专利的核心思想之一,即根据功率密度动态调整禁布区尺寸,功率密度越高,禁布区越大(参见目标专利摘要、概述及详细描述)。对比文件中虽然提到大功率器件封装可能涉及散热要求并设置禁止布局区(参见背景技术第[0002]段),但并未建立“禁止布局区”的尺寸与元件“功率使用密度”之间的关联,更没有公开针对不同类型单元,根据其功率密度的高低差异来设定不同尺寸禁布区的技术方案。因此,对比文件未公开技术特征E。
**技术特征F**:以及所述多个第一类型的时钟单元和所述多个第二类型的时钟单元在所述集成电路上的布局,<br>**公开性判断**:**未被公开**图11及相关描述(具体实施方式第[0035]段):“完成的PCB布局如图11所示。”对比文件公开了PCB板的布局(图11),但其布局对象是PCB上的元件封装(包括传统封装和辅助封装),并非目标专利所限定的“集成电路上的”时钟单元布局。两者技术领域和布局对象根本不同。因此,对比文件未公开技术特征F。
**技术特征G**:所述布局将所述多个第一类型的时钟单元与所述多个第二类型的时钟单元分开,以使得相应时钟单元的相应禁布区不重叠。<br>**公开性判断**:**未被公开**无相关引用对比文件的PCB布局(图11)中,元件及其辅助封装的禁止布局区在放置时可能遵循不重叠的规则以避免干涉,但这属于PCB布局设计的常规空间避让考虑。目标专利中“禁布区不重叠”是特指基于不同功率密度的时钟单元类型,其特定尺寸的禁布区在IC布局中不重叠,旨在精确控制热和IR降(参见目标专利图2、图3及详细描述)。对比文件未涉及基于功率密度的不同类型时钟单元及其禁布区的概念,因此其PCB布局中元件放置的空间规则不能等同于目标专利中为解决特定IC设计问题而采取的特定布局约束。因此,对比文件未公开技术特征G。
**技术特征H**:其特征在于,所述第一和第二禁布区具有分别与所述第一和第二功率使用密度成比例的尺寸。<br>**公开性判断**:**未被公开**无相关引用目标专利明确教导了禁布区尺寸与功率使用密度成比例(参见详细描述第[0043]段数学公式及说明)。对比文件完全没有提及“功率使用密度”,更未揭示禁布区(禁止布局区)尺寸与任何密度参数成比例的关系。因此,对比文件未公开技术特征H。
**技术特征I**:其特征在于,所述第一类型的时钟单元是矩形的,且所述第一禁布区是包围所述第一类型的时钟单元中的每一者的矩形。<br>**公开性判断**:**隐含公开**图4、图5、图9、图10。例如,图4和图9显示了芯片的传统封装符号,其形状为矩形;图5和图10中的禁止布局区(标号4,5,6,7等)也显示为矩形区域。对比文件附图显示了PCB上元件(芯片)封装及其禁止布局区可以具有矩形形状。虽然对比文件未明确文字描述“矩形的时钟单元”和“矩形的禁布区”,但在PCB设计和集成电路设计领域,矩形是单元和约束区域的常见且基本的形状。本领域技术人员在看到对比文件的附图(如矩形芯片和矩形禁止布局区)时,能够毫无困难地理解并推断出“元件可以是矩形的,其周围的禁布区也可以是矩形的”这一常规设计形态。因此,对比文件隐含公开了技术特征I。
**技术特征J**:其特征在于,所述第一禁布区具有相同的宽度间距和高度间距,所述宽度间距具有距所述第一类型的时钟单元的两个宽度边界中的每一者的距离,且所述高度间距具有距所述第一类型的时钟单元的两个高度边界中的每一者的距离。<br>**公开性判断**:**未被公开**无相关引用对比文件中的“禁止布局区”仅展示为一个区域(如图5中的4,5),并未描述该区域具有从单元边界开始的、均匀的“宽度间距”和“高度间距”概念。目标专利明确限定了禁布区由距单元边界特定距离的间距定义(参见图1及描述)。对比文件未公开这种以间距定义的禁布区。因此,对比文件未公开技术特征J。
**技术特征K**:其特征在于,所述第一禁布区被形成为自由角禁布区,所述自由角禁布区具有距所述第一类型的时钟单元的宽度和高度边界的宽度和高度间距。<br>**公开性判断**:**未被公开**无相关引用“自由角禁布区”是目标专利中描述的一种特定禁布区形状(参见图6及对应描述),其在角部没有间距。对比文件从未提及或暗示任何具有“自由角”特征的禁布区形状。因此,对比文件未公开技术特征K。
**技术特征L**:其特征在于,所述第一禁布区被形成为半角禁布区,所述半角禁布区具有距所述第一类型的时钟单元的宽度和高度边界的宽度和高度间距,以及半角间距,所述半角间距以所述宽度和高度间距最接近所述第一类型的时钟单元的角的边以及从所述宽度和高度间距的所述边的端点的线为界。<br>**公开性判断**:**未被公开**无相关引用“半角禁布区”是目标专利中描述的一种特定禁布区形状(参见图6及对应描述)。对比文件从未提及或暗示任何具有“半角”特征的禁布区形状。因此,对比文件未公开技术特征L。
**技术特征M**:其特征在于,所述第一禁布区被形成为弧形角禁布区,所述弧形角禁布区具有距所述第一类型的时钟单元的宽度和高度边界的宽度和高度间距,以及弧形角间距,所述弧形角间距以所述宽度和高度间距最接近所述第一类型的时钟单元的角的边以及从所述宽度和高度间距的所述边的端点的弧形凸线为界。<br>**公开性判断**:**未被公开**无相关引用“弧形角禁布区”是目标专利中描述的一种特定禁布区形状(参见图6及对应描述)。对比文件从未提及或暗示任何具有“弧形角”特征的禁布区形状。因此,对比文件未公开技术特征M。
**技术特征N**:其特征在于,所述弧形凸线是来自所述宽度和高度间距的所述边的端点的弧线。<br>**公开性判断**:**未被公开**无相关引用此特征是对特征M中“弧形角禁布区”的进一步限定。由于对比文件未公开“弧形角禁布区”,自然也未公开其弧形凸线的具体构成。因此,对比文件未公开技术特征N。
**技术特征O**:其特征在于,所述第一禁布区具有小于所述第一功率使用密度的功率使用密度,并且所述第二禁布区具有小于所述第二功率使用密度的功率使用密度。<br>**公开性判断**:**未被公开**无相关引用此特征描述了禁布区内的功率密度低于时钟单元本身的功率密度。对比文件未涉及“功率使用密度”概念,也未描述禁止布局区内的任何电学或热学性能(如功率密度)。因此,对比文件未公开技术特征O。
**技术特征P**:其特征在于,所述第一禁布区和所述第二禁布区的尺寸是基于避免由所述第一和第二功率使用密度导致的负面热效应的目标功率使用密度来选择的。<br>**公开性判断**:**未被公开**无相关引用这是目标专利的核心发明点之一,即根据目标功率密度(用于避免负面热效应)来选择禁布区尺寸(参见详细描述第[0043]段)。对比文件中虽然提及禁止布局区可用于满足散热要求(背景技术第[0002]段),但并未揭示根据一个预设的“目标功率使用密度”来计算或选择禁止布局区尺寸的方法或原理。其“散热要求”是广义的物理设计约束,而非目标专利中基于功率密度模型的精确计算和选择。因此,对比文件未公开技术特征P。

<<<i>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE