对比文件名称：2015-12-24_JP2015537383A_发明专利_JP2015537383A 共用拡散標準セルの構造
目标专利名称：CN104769718B 共享扩散标准单元架构
本次调用的模型名称：专利创造性评估模型
根据目标专利说明书和权利要求，结合对比文件JP2015537383A的内容，现进行特征比对分析如下：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 (JP2015537383A) | 公开性论述 |
| **技术特征A：** 包括：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域<br>**《直接公开》** | [0004] “セルは、セルにわたっておよびセルの外側にも延在するNタイプの拡散領域と...を含む。”（翻译：该单元包括跨单元延伸并且还延伸到单元外的N型扩散区域...） | 对比文件[0004]明确记载了N型扩散区域跨单元延伸并延伸到单元外，该特征在对比文件中用于形成共享扩散结构以改善器件性能，其作用与目标专利中通过延伸扩散区域改善边缘器件性能、实现共享的目的和作用相同。因此，本领域技术人员能够毫无疑义地确定该技术特征已被直接公开。 |
| **技术特征B：** 跨所述单元延伸并且还延伸到所述单元外的P型扩散区域<br>**《直接公开》** | [0004] “セルは、...セルにわたっておよびセルの外側にも延在するPタイプの拡散領域を含む。”（翻译：该单元包括...跨单元延伸并且还延伸到单元外的P型扩散区域。） | 对比文件[0004]明确记载了P型扩散区域跨单元延伸并延伸到单元外，其作用和目的与特征A类似，是构成共享扩散标准单元的基础结构。因此，该技术特征被直接公开。 |
| **技术特征C：** 在每个扩散区域之上的至少一个导电栅极，以创建半导体器件<br>**《直接公开》** | [0004] “セルはまた、半導体デバイスを生成するために各拡散領域の上方にポリラインを含む。”（翻译：该单元还包括，为了生成半导体器件，在每个扩散区域之上的多晶线（即导电栅极）。） | 对比文件[0004]明确说明了在扩散区域上方设置多晶线（ポリライン，即导电栅极）以创建半导体器件。该特征是实现有效器件功能的基础，其作用与目标专利相同。因此，该技术特征被直接公开。 |
| **技术特征D：** 虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处<br>**《直接公开》** | [0004] “セルは一対のダミーポリラインをさらに含み、各ダミーポリラインは、一対のダミーデバイスを生成するために、Nタイプの拡散領域とPタイプの拡散領域上方に配置される。一対のダミーポリラインは、セルの反対側の端部に配置される。”（翻译：该单元进一步包括一対ダミーポリライン，各ダミーポリライン为生成一对ダミーデバイス而配置在N型和P型扩散区域上方。该对ダミーポリライン配置在单元的相对的端部。） | 对比文件[0004]明确公开了在单元相对边缘处设置一对虚设多晶线（即虚设栅极），且每个虚设多晶线布置在两种扩散区域之上以创建虚设器件对。其作用同样是处理单元边缘因扩散延伸而产生的潜在有效器件，通过后续结扎将其禁用，与目标专利作用相同。因此，该技术特征被直接公开。 |
| **技术特征E：** 以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件<br>**《直接公开》** | [0004] “セルはまた、電源にダミーデバイスのうちの1つを結合するように構成された導電線を有し、ダミーデバイスを無効にする。”（翻译：该单元还具有被配置为将ダミーデバイス中的一个耦合到电源的导线，以禁用该ダミーデバイス。） | 对比文件[0004]明确记载了通过导线将虚设器件耦合到电源（供电源）以实现禁用的目的。该特征的作用是确保边缘的虚设器件不会作为有效器件工作，与目标专利的作用完全相同。因此，该技术特征被直接公开。 |
| **技术特征F：** 其中所述供电源在所述单元的一侧上<br>**《直接公开》** | [0018] “電源(PWR)およびグラウンドソース(GND)は、セル200の片側に提供される。”（翻译：电源(PWR)和接地源(GND)被提供在单元200的一侧。） | 对比文件[0018]明确描述了电源（供电源）位于单元的一侧。该特征限定了电源的布局位置，是决定哪一侧的虚设栅极可以被结扎的条件，其作用与目标专利中描述一致。因此，该技术特征被直接公开。 |
| **技术特征G：** 其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上<br>**《直接公开》** | [0018] “セル200のような1つのフィンガーセル構造において、...ゲートタイオフ214は、...セルの一端に設置される。”（翻译：在像单元200这样的一指单元结构中，...栅极结扎214被设置在单元的一端。）结合图2可知，只有左侧的虚设栅极208被结扎导线214连接。 | 对比文件描述了一指单元（即电源仅在一侧）的结构，并明确指出结扎导线（即第一导线）设置在单元的一端（边缘）。结合附图2，只有左侧的虚设栅极208被结扎，右侧的虚设栅极218未被结扎。这直接公开了被结扎的虚设器件仅布置在单元的一个边缘上。其作用与目标专利中限定不对称单元结构的作用相同。因此，该技术特征被直接公开。 |
| **技术特征H：** 并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源<br>**《直接公开》** | [0018] 结合上文及图2，右侧的虚设栅极218未被结扎，即不耦合到电源。 | 对比文件图2明确示出，在单元200的左侧边缘的虚设栅极208被结扎至电源的同时，其相对边缘（右侧）的虚设栅极218并未被任何导线结扎到电源。该特征描述了未被禁用的虚设器件的状态，其作用和含义与目标专利一致。因此，该技术特征被直接公开。 |
| **技术特征I：** 其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触<br>**《直接公开》** | [0018] “ゲートタイオフ214は、タイオフされたダミーゲート208とポリラインゲート206およびタイオフされたダミーゲート208の間に定義された拡散領域202の一部の両方に接している。”（翻译：栅极结扎214与经结扎的虚设栅极208、以及定义在多晶线栅极206和经结扎的虚设栅极208之间的扩散区域202的一部分两者接触。） | 对比文件[0018]的该描述精确对应了目标专利特征I的内容：导线（ゲートタイオフ214）同时接触虚设栅极（タイオフされたダミーゲート208）以及位于有效栅极和该虚设栅极之间的那部分扩散区域。该接触结构是实现电性连接和结扎的具体方式，其作用与目标专利相同。因此，该技术特征被直接公开。 |
| **技术特征J：** 其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极<br>**《隐含公开》** | 对比文件全文未明确记载“多个”导电栅极。但图2、图3等示出了多个栅极结构（如ポリラインゲート206等），并且标准单元为实现逻辑功能通常包含多个晶体管，即多个导电栅极。 | 虽然对比文件说明书文字未明确使用“多个导电栅极”的表述，但根据本领域技术人员的常识，一个标准单元内为了实现特定的逻辑功能（如反相器、与非门等），必然包含至少两个或更多的晶体管，每个晶体管对应一个导电栅极。对比文件的附图2、3明确显示了多个栅极结构（包括有效栅极和虚设栅极）。因此，本领域技术人员在阅读对比文件后，能够合理且直接地推断出该单元包含“在每个扩散区域之上的多个导电栅极”。该特征属于标准单元结构的固有组成部分，其作用是为单元提供电路功能，与目标专利中的作用相同。因此，该技术特征被隐含公开。 |
| **技术特征K：** 并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头<br>**《直接公开》** | [0018] “セル200は、拡散領域202、**出力タブ204**、ポリラインゲート206...を含む。”（翻译：单元200包括扩散区域202、**输出接头204**、多晶线栅极206...）结合图2，输出接头204位于多个栅极（包括有效栅极和虚设栅极）之间。 | 对比文件[0018]明确记载了单元包含“出力タブ”（输出接头），并且从图2可以明确看出，该输出接头204布置在左右两侧的虚设栅极（208，218）以及中间的有效栅极（206）之间的区域内。该输出接头用于实现单元内部晶体管的输出连接，其作用与目标专利相同。因此，该技术特征被直接公开。 |
| **技术特征L：** 其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联<br>**《直接公开》** | [0018] “ポリラインカットマスク212がセル(ダミーゲート208を含む)をPMOSおよびNMOS領域に分割する”（翻译：多晶线切割掩模212将单元（包含虚设栅极208）分割为PMOS和NMOS区域。） | 对比文件[0018]明确描述了通过多晶线切割掩模（ポリラインカットマスク）将虚设栅极（如208）所在的区域分割成PMOS区和NMOS区。这意味着一个连续的虚设栅极被切割成分别与P型（PMOS）扩散区域和N型（NMOS）扩散区域相关联的两部分，即形成了“经切割的虚设栅极对”。该特征是实现对PMOS和NMOS虚设器件分别进行结扎（如分别接电源和地）的基础，其作用与目标专利相同。因此，该技术特征被直接公开。 |
| **技术特征M：** 其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分<br>**《直接公开》** | [0018] “タイオフされたダミーゲート208と上の(pタイプ)拡散領域202の交差部は、第1のダミーデバイスを形成し、ならびにタイオフされたダミーゲート208と下の(nタイプ)拡散領域202の交差部は第2のダミーデバイスを形成する。”（翻译：经结扎的虚设栅极208与上方的(p型)扩散区域202的交叉部形成第一虚设器件，并且经结扎的虚设栅极208与下方的(n型)扩散区域202的交叉部形成第二虚设器件。） | 对比文件[0018]的该描述直接说明了被切割后的虚设栅极（208）的一部分与P型扩散区域交叉形成P型虚设器件，另一部分与N型扩散区域交叉形成N型虚设器件。这与特征M的定义完全一致。因此，该技术特征被直接公开。 |
| **技术特征N：** 其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件<br>**《直接公开》** | [0018] “ダミーゲート208は、1つのタイオフ214と共に電源(PWR)に結合され、**かつ別のタイオフ214と共にグラウンド(GND)に結合される**。”（翻译：虚设栅极208通过一个结扎214与电源(PWR)结合，**并且通过另一个结扎214与接地(GND)结合**。） | 对比文件[0018]明确记载了除了连接到电源的导线（第一导线）外，还有另一条导线（第二导线）将虚设栅极耦合到接地（GND），以实现对该虚设器件的完全禁用（例如，使PMOS部分接电源、NMOS部分接地）。该特征的作用与目标专利中通过连接电源和接地来禁用虚设器件的作用相同。因此，该技术特征被直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<K>>><<<L>>><<<M>>><<<N>>><<<j>>>