对比文件名称：2008-05-22_JP2008118004A_发明专利_JP2008118004A Semiconductor integrated circuit
目标专利名称：232共享扩散标准单元架构CN104769718B
本次调用模型名称：专利创造性评估模型
根据目标专利说明书及权利要求，结合对比文件内容，现进行技术特征比对分析如下：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 (段落标号或位置) | 公开性论述 |
| **技术特征A**：包括：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域<br>《直接公开》 | [2] “Ｎ型拡散層１０３は...図面左端から右端まで、少なくとも一方のセル境界１０８から他方のセル境界１０８に亘り、素子分離を介さずに、形成されている。...複数スタンダードセルを隣接配置した場合、隣接して配置されたスタンダードセルのＮ型拡散層１０３同士は、全て一体となって形成される。”<br>**翻译**：N型扩散层103...从图纸左端到右端，至少从一个单元边界108延伸到另一个单元边界108，无需元件隔离地形成。...当多个标准单元相邻配置时，相邻配置的标准单元的N型扩散层103全部一体地形成。 | 对比文件明确公开了N型扩散层103在单元内从一个边界延伸到另一个边界（跨单元延伸）。当多个单元相邻配置时，这些扩散层“一体地形成”，这必然意味着一个单元的扩散层会延伸到其自身边界之外，并与相邻单元的扩散层连接。因此，本领域技术人员能够毫无疑义地得出N型扩散区域“延伸到单元外”的技术方案。该特征在对比文件中用于确保足够的扩散长度（LOD），以获得期望的晶体管驱动电流，这与目标专利中通过延伸扩散区域以改善器件迁移率、提升性能的作用类似（均为改善晶体管电学性能）。因此，该技术特征被直接公开。 |
| **技术特征B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域<br>《直接公开》 | [2] “Ｐ型拡散層１０４は...図面左端から右端まで、少なくとも一方のセル境界１０８から他方のセル境界１０８に亘り、素子分離を介さずに、形成されている。...複数スタンダードセルを隣接配置した場合、隣接して配置されたスタンダードセルのＰ型拡散層１０４同士は、全て一体となって形成される。”<br>**翻译**：P型扩散层104...从图纸左端到右端，至少从一个单元边界108延伸到另一个单元边界108，无需元件隔离地形成。...当多个标准单元相邻配置时，相邻配置的标准单元的P型扩散层104全部一体地形成。 | 对比文件明确公开了P型扩散层104在单元内从一个边界延伸到另一个边界（跨单元延伸）。当多个单元相邻配置时，这些扩散层“一体地形成”，这必然意味着一个单元的扩散层会延伸到其自身边界之外，并与相邻单元的扩散层连接。因此，本领域技术人员能够毫无疑义地得出P型扩散区域“延伸到单元外”的技术方案。该特征在对比文件中用于确保足够的扩散长度（LOD），以获得期望的晶体管驱动电流，这与目标专利中通过延伸扩散区域以改善器件迁移率、提升性能的作用类似。因此，该技术特征被直接公开。 |
| **技术特征C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件<br>《直接公开》 | [2] “Ｎ型拡散層１０３間には、...ポリシリコン層１０５が、２列形成されている。このＮ型拡散層１０３間のポリシリコン層１０５は、ゲート電極を構成する。従って、Ｎ１及びＮ２の２つのＮ型ＭＯＳトランジスタが形成されている。...Ｐ型拡散層１０４間には、...ポリシリコン層１０５が、２列形成されている。このＰ型拡散層１０４上のポリシリコン層１０５は、ゲート電極を構成する。従って、Ｐ型拡散層１０４上には、Ｐ１及びＰ２の２つのＰ型ＭＯＳトランジスタが形成されている。”<br>**翻译**：在N型扩散层103之间...形成有2列多晶硅层105。该N型扩散层103之间的多晶硅层105构成栅电极。因此，形成了N1及N2两个N型MOS晶体管。...在P型扩散层104之间...形成有2列多晶硅层105。该P型扩散层104上的多晶硅层105构成栅电极。因此，在P型扩散层104上，形成了P1及P2两个P型MOS晶体管。 | 对比文件明确公开了在N型和P型扩散层上形成多晶硅层（ポリシリコン層）作为栅电极（导电栅极），从而形成N型和P型MOS晶体管（半导体器件）。该技术特征在对比文件中用于构成标准单元内的有效功能晶体管，这与目标专利中“创建半导体器件”的作用相同。因此，该技术特征被直接公开。 |
| **技术特征D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处<br>《隐含公开》 | [2] “図６に示すように、スタンダードセル４では、Ｎ型拡散層１０３及びＰ型拡散層１０４間の２列のポリシリコン層１０５のうち一方が、Ｎ型拡散層１０３側とＰ型拡散層１０４側とで分断されている点である。スタンダードセル４は、２つのＰ型ＭＯＳトランジスタＰ７及びＰ８と、２つのＮ型ＭＯＳトランジスタＮ７及びＮ８とを備えるが、Ｐ型ＭＯＳトランジスタＰ８及びＮ型ＭＯＳトランジスタＮ８はダミートランジスタである。”<br>**翻译**：如图6所示，标准单元4中，N型扩散层103及P型扩散层104之间的2列多晶硅层105中的一方，在N型扩散层侧和P型扩散层侧被分断。标准单元4具备2个P型MOS晶体管P7及P8、以及2个N型MOS晶体管N7及N8，但P型MOS晶体管P8及N型MOS晶体管N8是虚设晶体管。<br>结合图6可见，分断的栅极结构（即虚设栅极）跨在N型和P型扩散区域之上。同时，说明书描述了“両端のセル境界１０８上において、Ｐ型拡散層１０４が電源線１０２に、Ｎ型拡散層１０３が接地線１０１に接続される構成”（在两端单元边界108上，构成为P型扩散层104连接到电源线102，N型扩散层103连接到接地线101），这暗示了在单元的两端（即相对边缘）设置有连接结构。为了在两端形成这种连接，并且考虑到图6中分断的栅极结构与扩散层交叉，本领域技术人员可以合理推断，在单元的相对边缘处存在这样的分断栅极结构（即虚设栅极），它们分别与N型和P型扩散区域交叉形成虚设器件。 | 对比文件图6和相应文字明确公开了“ダミートランジスタ”（虚设晶体管），其栅极（分断的ポリシリコン層105）布置在N型和P型扩散层之上。虽然对比文件未明确使用“对”和“布置在相对边缘”的表述，但结合其描述“在两端单元边界上构成为扩散层连接到电源/接地线”以及图6的布局（分断栅极位于单元一侧），本领域技术人员基于标准单元通常具有对称性或为满足连接要求而在两端设置类似结构的常识，能够合理推断出：为了在单元两端都实现扩散层与电源/地的连接（如[2]段所述），需要在单元的两个相对边缘处都设置有与扩散层交叉的栅极结构（即虚设栅极对），以形成连接所需的器件或虚设器件。因此，该技术特征被隐含公开。 |
| **技术特征E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件<br>《隐含公开》 | [2] “Ｐ型拡散層１０４は、両端のセル境界１０８上において、Ｐ型拡散層１０４上のコンタクト１０６を介し、電源線１０２に接続されている。...Ｎ型拡散層１０３は、両端のセル境界１０８上において、Ｎ型拡散層１０３上のコンタクト１０６を介し、接地線１０１に接続されている。”<br>**翻译**：P型扩散层104，在两端的单元边界108上，经由P型扩散层104上的接触孔106，连接到电源线102。...N型扩散层103，在两端的单元边界108上，经由N型扩散层103上的接触孔106，连接到接地线101。<br>结合[2]关于图6标准单元4的描述：“このようにダミートランジスタを設けることにより、両端のセル境界１０８上において、Ｐ型拡散層１０４が電源線１０２に、Ｎ型拡散層１０３が接地線１０１に接続される構成とすることができる。”（通过这样设置虚设晶体管，可以构成为在两端单元边界108上，P型扩散层104连接到电源线102，N型扩散层103连接到接地线101。） | 对比文件公开了通过金属配线（导线）将扩散层连接到电源线（VDD）或接地线（GND）。在虚设晶体管的语境下（图6），将虚设晶体管的源/漏区（即扩散层部分）连接到固定电位（电源或地），是本领域技术人员为了确保虚设晶体管不干扰电路工作而通常采用的“禁用”手段，例如将其栅极也连接到固定电位或将其源/漏区短接到电源/地。虽然对比文件未明确表述“禁用”的目的，但根据电路设计常识，将虚设器件的扩散区连接到固定电源网络，实质上是将其偏置在一个固定电位，从而使其不作为有源开关器件工作，即起到了“禁用”的作用。因此，本领域技术人员能够从对比文件公开的“虚设晶体管”及其“扩散层连接到电源/地”的特征，合理推断出存在导线被配置为将虚设器件耦合到供电源以禁用它。因此，该技术特征被隐含公开。 |
| **技术特征F**：其中所述供电源在所述单元的一侧上<br>《直接公开》 | [2] “図１に示すように、接地線１０１は図面の下端に、電源線１０２は図面の上端に配置されている。”<br>**翻译**：如图1所示，接地线101配置在图纸的下端，电源线102配置在图纸的上端。<br>此外，[2]在描述实施例2时提到：“実施の形態２では、スタンダードセルの決められた一方のセル境界１０８側のみに、Ｐ型拡散層１０４と電源線１０２との接続部及びＮ型拡散層１０３と接地線１０１との接続部が形成されており、他方のセル境界１０８側には形成されていない。”（在实施例2中，仅在标准单元的规定的一方的单元边界108侧，形成有P型扩散层104与电源线102的连接部及N型扩散层103与接地线101的连接部，在另一方的单元边界108侧则没有形成。） | 对比文件实施例1（图1）公开了电源线（VDD）和地线（GND）分别位于单元的上端和下端，这通常意味着电源和地从单元的两侧（上下）供给。然而，实施例2明确公开了连接部（即与电源/地的电气连接点）仅形成在单元的一侧（一方のセル境界側）。对于本领域技术人员而言，当连接部仅在一侧时，意味着供电源（VDD和GND的供给网络）的有效接入点位于该侧。这公开了“供电源在所述单元的一侧上”的技术方案。该特征在对比文件中用于减少单元库的存储容量，而在目标专利中用于实现不对称单元架构中的虚设栅极结扎。虽然具体作用目的不完全相同，但技术方案本身已被明确公开。 |
| **技术特征G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上<br>《隐含公开》 | 结合技术特征F的引用内容（实施例2）以及技术特征D、E的分析。实施例2公开了连接部（即通过导线将扩散层连接到电源/地）仅形成在单元的一侧。根据技术特征D和E的隐含公开内容，在单元边缘存在虚设栅极/器件，并且这些器件的扩散层通过导线连接到电源/地。当连接部仅在一侧时，逻辑上意味着只有位于该侧边缘的虚设器件能被直接耦合到该侧的供电源导线。位于另一侧边缘的虚设器件，由于该侧没有形成连接部，因此不会通过单元自身的导线耦合到该供电源。 | 对比文件没有直接、明确地描述“耦合到导线的虚设器件布置在单元的仅一个边缘上”。然而，基于对比文件实施例2公开的“连接部仅形成在单元一侧”以及前述隐含公开的“在单元边缘存在虚设器件且其扩散层通过导线连接至电源/地”，本领域技术人员能够合理推断：在连接部所在的那一侧单元边缘，其上的虚设器件可以通过该侧的连接部（导线）耦合到供电源；而在没有连接部的另一侧边缘，其上的虚设器件则无法通过单元自身的连接部耦合到该供电源。这符合“耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上”的技术方案。因此，该技术特征被隐含公开。 |
| **技术特征H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源。<br>《隐含公开》 | 结合技术特征F和G的分析。实施例2公开了连接部仅形成在单元一侧，另一侧没有形成连接部。基于技术特征D隐含公开的在单元相对边缘存在虚设器件，以及技术特征E隐含公开的通过连接部（导线）将虚设器件耦合到电源/地，可以推断：在没有连接部的那一侧边缘上的虚设器件，无法通过单元自身的结构耦合到位于单元另一侧的供电源连接点。 | 对比文件没有直接描述相对边缘上的虚设器件是否耦合到电源。但根据实施例2“另一方的单元边界108侧则没有形成（连接部）”的明确教导，结合本领域技术常识，未设置连接部即意味着在该侧边缘没有提供将扩散层（包括虚设器件下的扩散层）连接到电源/地的导电路径。因此，本领域技术人员能够合理推断，位于该相对边缘上的虚设器件，其扩散层不耦合至在单元另一侧上的供电源连接点。这对应于目标专利中“不耦合至在所述单元的所述一侧上的所述供电源”的特征。因此，该技术特征被隐含公开。 |
| **技术特征I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触。<br>《未公开》 | 对比文件未描述导线与虚设栅极直接接触，也未描述导线与“限定在导电栅极与虚设栅极之间的扩散区域部分”接触。对比文件中导线（金属配线107）通过接触孔106与扩散层103/104连接，用于将扩散层连接到电源线或接地线（见[2]）。这种连接是导线与扩散层的接触，而不是与栅极的接触。目标专利的特征I描述了一种特定的连接结构，即导线同时接触虚设栅极和其与有效栅极之间的扩散区，以实现结扎。对比文件完全没有揭示这种具体的连接方式和结构。 | 对比文件公开的是一种通过接触孔将金属导线连接到扩散层以实现电源/地连接的结构。它没有公开或暗示导线需要与虚设栅极本身接触，也没有公开导线需要与“限定在导电栅极与虚设栅极之间的扩散区域部分”接触。目标专利的特征I是一种实现虚设器件禁用的具体物理连接方案，而对比文件并未给出任何关于这种连接方式的教导或启示。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极<br>《直接公开》 | [2] “３つのＮ型拡散層１０３間には、...ポリシリコン層１０５が、２列形成されている。...３つのＰ型拡散層１０４間には、...ポリシリコン層１０５が、２列形成されている。”<br>**翻译**：在3个N型扩散层103之间...形成有2列多晶硅层105。...在3个P型扩散层104之间...形成有2列多晶硅层105。<br>图3描述了有4列多晶硅层105的情况。 | 对比文件明确公开了在N型和P型扩散区域之上，存在多个（2列或更多）多晶硅层（导电栅极）。这对应于目标专利中“在每个扩散区域之上的多个导电栅极”。该特征在对比文件中用于形成多个晶体管，构成更复杂的逻辑电路（如NAND）。因此，该技术特征被直接公开。 |
| **技术特征K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头。<br>《直接公开》 | [2] “金属配线１０７は、所望する回路構成に基づき、構成要素間を接続するために形成されており、各構成要素とは、コンタクト１０６を介して接続されている。”<br>**翻译**：金属配线107基于期望的电路构成而形成，用于连接各构成要素，与各构成要素通过接触孔106连接。<br>结合图1、图2的电路图可知，金属配线107将PMOS和NMOS晶体管的漏极连接起来，并引出作为输出（OUT）。从图1的布局图可见，输出金属线（输出接头）位于上下两列栅极（ポリシリコン層105）之间的中央区域。 | 对比文件公开了用于互连的金属配线107。在具体实施例（如图1对应的逆变器电路）中，输出信号（OUT）的金属线必然位于构成该电路的多个晶体管栅极之间。本领域技术人员观察图1布局，能够毫无疑义地识别出位于两列栅极结构之间的金属布线区域即为输出连接部分（输出接头）。因此，“布置在所述多个导电栅极之间的输出接头”这一结构特征已被对比文件直接公开。 |
| **技术特征L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联。<br>《直接公开》 | [2] (关于图6)“スタンダードセル４では、Ｎ型拡散層１０３及びＰ型拡散層１０４間の２列のポリシリコン層１０５のうち一方が、Ｎ型拡散層１０３側とＰ型拡散層１０４側とで分断されている点である。...Ｐ型ＭＯＳトランジスタＰ８及びＮ型ＭＯＳトランジスタＮ８はダミートランジスタである。”<br>**翻译**：在标准单元4中，N型扩散层103及P型扩散层104之间的2列多晶硅层105中的一方，在N型扩散层侧和P型扩散层侧被分断。...P型MOS晶体管P8及N型MOS晶体管N8是虚设晶体管。 | 对比文件图6明确示出，有一列多晶硅栅极（105）在N扩散区和P扩散区之间被“分断”（分断されている）。这意味着该栅极被切割成两个部分：一部分位于N型扩散层之上（与N型扩散区域相关联），另一部分位于P型扩散层之上（与P型扩散区域相关联）。并且该分断的栅极被明确称为用于形成“ダミートランジスタ”（虚设晶体管）。这直接公开了“经切割的虚设栅极对，每个经切割的虚设栅极或是与P型扩散区域相关联或是与N型扩散区域相关联”的技术特征。 |
| **技术特征M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分。<br>《直接公开》 | 同上引用[2]。分断的栅极一部分在P型扩散层上形成P型MOS晶体管（P8），另一部分在N型扩散层上形成N型MOS晶体管（N8），且明确说明P8和N8是虚设晶体管。因此，每个经切割的栅极部分（即分断后的各段）分别形成了P型虚设器件或N型虚设器件的一部分（即构成了该器件的栅极）。 | 基于特征L的引用，对比文件已明确公开分断的栅极部分分别用于形成P型虚设晶体管和N型虚设晶体管。这直接对应于“每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分”。该特征在对比文件中的作用是构成虚设器件以实现栅极长度的均匀化，而在目标专利中是构成需被禁用的虚设器件。技术方案相同。 |
| **技术特征N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件。<br>《隐含公开》 | 结合技术特征E的引用和论述。对比文件公开了将扩散层连接到电源线（VDD）和接地线（GND）。对于虚设器件，为了确保其被完全禁用（特别是对于CMOS对中的两种极性器件），通常需要将其P型部分连接到高电位（如VDD），N型部分连接到低电位（如GND）。对比文件[2]描述“在两端单元边界108上，构成为P型扩散层104连接到电源线102，N型扩散层103连接到接地线101”。当虚设器件的扩散层（P型和N型）分别位于这些连接到电源和地的扩散区域上时，实质上就已经通过导线（金属配线107和接触孔106）被耦合到了VDD和GND。因此，本领域技术人员能够从对比文件公开的“将P型扩散层连接到VDD”和“将N型扩散层连接到GND”的普遍做法中合理推断，为了偏置/禁用一个包含P型和N型器件的虚设器件对，会使用至少两条导线分别将其耦合到VDD和GND。 | 对比文件没有明确说明使用“第二导线”专门用于将虚设器件耦合到接地以禁用它。但它公开了标准单元中包含连接到接地线（GND）的导线结构（金属配线107通过接触孔106连接到N型扩散层103）。当虚设晶体管（如N8）的源/漏区是N型扩散层103的一部分时，该扩散层通过导线连接到GND的事实，就意味着该虚设器件的相应部分被耦合到了接地。因此，本领域技术人员能够从对比文件公开的整体结构（具有连接到VDD和GND的扩散层及导线）中，合理推断出存在被配置为将虚设器件（至少其N型部分）耦合到接地的导线。因此，该技术特征被隐含公开。 |
<<<A>>><<<B>>><<<C>>><<<d>>><<<e>>><<<F>>><<<g>>><<<h>>><<<J>>><<<K>>><<<L>>><<<M>>><<<n>>>