返回项目页面
对比文件列表
1999-08-31_US5945741A_发明授权_US5945741A Semiconductor chip housing having a reinforcing plate_+++A_C_E_M_N_O_P_U_W_X_b_d_f_g_h_t_y_z+++.docx
2026-03-19 22:59
2000-10-24_US6137178A_发明授权_US6137178A Semiconductor metalization system and method_+++A_B_C_D_F_G_H_T_Z_j_l+++.docx
2026-03-19 22:59
2000-10-27_CA2305977A_发明专利_CA2305977A1 CONNECTION METHOD AND STRUCTURE TO PRINTED CIRCUIT BOARD_+++A_B_D_F_H_P_Q_T_Z_c_g_u+++.docx
2026-03-19 22:59
2003-05-27_US6570258B_发明授权_US06570258B2 Method for reducing capacitive coupling between conductive lines_+++A_B_C_D_F_G_H_T_Z+++.docx
2026-03-19 22:59
2003-10-28_US6638863B_发明授权_US06638863B2 Electropolishing metal layers on wafers having trenches or vias with dummy structures_+++A_b_d_f_h_o_q_t_x_z+++.docx
2026-03-19 22:59
2006-01-31_US6992394B_发明授权_US06992394B2 Multi-level conductive lines with reduced pitch_+++B_C_D_F_G_H_Z_q+++.docx
2026-03-19 22:59
2007-07-26_JP2007189216A_发明专利_JP2007189216A Method of manufacturing multilayer wiring board_+++A_D_H_J_K_P_Q_Z+++.docx
2026-03-19 22:59
2010-01-14_US2010009554A_发明申请_US20100009554A1 Microelectronic interconnect element with decreased conductor spacing_+++A_B_D_F_H_M_N_O_P_Q_T_U_Z_j_l+++.docx
2026-03-19 22:59
2010-01-14_WO2010005592A_发明申请_WO2010005592A2 MICROELECTRONIC INTERCONNECT ELEMENT WITH DECREASED CONDUCTOR SPACING_+++A_D_H_L_M_N_O_P_Q_T_U_Z_b_i_j+++.docx
2026-03-19 22:59
2010-06-24_JP2010141055A_发明专利_JP2010141055A Semiconductor module, method of manufacturing semiconductor module, and portable equipment_+++A_D_H_N_O_P_R_S_X_Z+++.docx
2026-03-19 22:59
2010-06-24_JP2010141204A_发明专利_JP2010141204A Wiring board and method of manufacturing the same_+++A_B_D_F_H_P_Q_Z_y+++.docx
2026-03-19 22:59
2010-07-15_None_发明专利_JPWO2008120348A1 半導体装置の製造方法_+++D_H_N_Q_R_S_Z+++.docx
2026-03-19 22:59
2011-03-22_US7911037B_发明授权_US07911037B1 Method and structure for creating embedded metal features_+++A_B_D_F_H_K_T_U_W_Z_c_e_f_g_h_i_j_l_m_n_p_q_r_s_y+++.docx
2026-03-19 22:59
2011-04-15_KR1020110039337A_发明公开_KR1020110039337A 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법_+++A_L_M_N_O_P_Q_T_U_X_Y_Z_b_d_f_h_j_r_w+++.docx
2026-03-19 22:59
2011-10-06_US2011241203A_发明申请_US20110241203A1 SEMICONDUCTOR MODULE, METHOD FOR MANUFACTURING SEMICONDUCTOR MODULE, AND PORTABLE APPARATUS_+++A_D_P_R_S_h_z+++.docx
2026-03-19 22:59
2012-09-12_JP5026400B_发明专利_JP5026400B2 Wiring board and a method of manufacturing the same_+++A_P_Q_Z_b_d_h+++.docx
2026-03-19 22:59
2010-01-14_US2010009554A_发明申请_US20100009554A1 Microelectronic interconnect element with decreased conductor spacing_+++A_B_D_F_H_M_N_O_P_Q_T_U_Z_j_l+++.docx

对比文件名称:2010-01-14_US2010009554A_发明申请_US20100009554A1 Microelectronic interconnect element with decreased conductor spacing

目标专利名称:用于基板的超细间距和间隔互连CN105493278B

本次调用模型名称:DeepSeek-R1

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
技术特征A:包括:包括第一表面和第二表面的第一电介质层《直接公开》图3A及对应描述,例如第[0036]段:“first dielectric layer 114A”,“second dielectric layer 114B, joined to the first dielectric layer 114A”。对比文件明确公开了具有第一电介质层(114A)的结构(图3A)。电介质层作为支撑结构,必然具有相对的两个表面。在图3A中,电介质层114A具有上表面(支撑金属线110″)和下表面(与金属线110, 110′相邻),这对应于第一表面和第二表面。该电介质层在对比文件中起到支撑和绝缘金属线的作用,与目标专利中电介质层的作用相同。
技术特征B:嵌入在所述第一电介质层中的第一互连,所述第一互连包括第一侧和第二侧,所述第一侧被所述第一电介质层围绕,其中所述第二侧的至少一部分不与所述第一电介质层接触,其中所述第一互连是第一迹线《直接公开》第[0036]段:“a plurality of first metal lines 110 have lower surfaces 122 whose width w and length l (FIG. 3B) extend in transverse directions within a reference plane 116. The first metal lines also have upper surfaces 120 which are remote from the reference plane and edges 124 which extend between the upper and lower surfaces 120, 122.”; 第[0038]段:“A dielectric layer 114A can cover the upper surfaces 120 and edges 124 of the first metal lines.”对比文件公开了第一金属线(110),其是金属线,即迹线(第一迹线)。其具有上表面(120)、下表面(122)和边缘(124)。下表面(122)位于参考平面(116)内,这意味着该表面暴露于参考平面处,不与电介质层(114A)接触,即第二侧(下表面122)的至少一部分不与电介质层接触。电介质层(114A)覆盖了金属线的上表面(120)和边缘(124),即第一侧(上表面和边缘)被电介质层围绕。因此,该技术特征被对比文件直接公开。
技术特征C:穿过所述第一电介质层的所述第一表面到达所述第一互连的所述第二侧的第一空腔,其中所述第一空腔具有与所述第一互连的互连宽度基本相等的空腔宽度无相关描述。目标专利中的“第一空腔”是一个穿过电介质层表面到达嵌入式互连(第一互连)的凹槽或开口结构(参见说明书附图5、6、12A等及对应描述)。对比文件中完全没有提及或暗示在电介质层中存在这样的“空腔”结构。在第一金属线(110)处,其下表面(122)位于参考平面,上表面(120)和边缘(124)被电介质层覆盖,但并未形成“空腔”。因此,该技术特征未被对比文件公开。
技术特征D:以及包括第三侧和第四侧的第二互连,其中所述第三侧至少部分地耦合到所述第一电介质层的所述第一表面上,其中所述第二互连是第二迹线《直接公开》第[0036]段:“A plurality of second metal lines 110′ have upper surfaces whose width w′ and length l (FIG. 3B) also extend in transverse directions within the reference plane 116.”; 第[0038]段:“such dielectric layer 114A may also cover at least the upper surfaces 120′ of the second metal lines 110′.”对比文件公开了第二金属线(110′),其是金属线,即迹线(第二迹线)。其具有上表面,该上表面位于参考平面(116)内。由于上表面在参考平面内,且电介质层(114A)覆盖至少其上表面,这意味着第二金属线的上表面(第三侧)与电介质层(114A)的表面接触,即至少部分地耦合到第一电介质层的第一表面上。因此,该技术特征被对比文件直接公开。
技术特征E:以及至少部分地在所述第一空腔中的第五互连,所述第五互连耦合至所述第一互连。无相关描述。目标专利的第五互连是至少部分地位于第一空腔中的结构(例如焊盘,参见说明书附图20B的焊盘2002等)。由于对比文件根本没有公开“第一空腔”(技术特征C),因此也就不可能存在“至少部分地在所述第一空腔中的第五互连”。对比文件图4中的导电垫(234)位于参考平面(216)上,而非在空腔中。因此,该技术特征未被对比文件公开。
技术特征F:其特征在于,进一步包括:嵌入在所述第一电介质层中的第三互连,所述第三互连包括第五侧和第六侧,所述第五侧被所述第一电介质层围绕,其中所述第六侧的至少一部分不与所述第一电介质层接触《直接公开》第[0036]段:“a plurality of first metal lines 110…”,图3A显示了多个第一金属线。对比文件图3A和描述中公开了多个第一金属线(110)。这些第一金属线具有相同的结构特征:具有下表面(在参考平面内,部分不与电介质层接触)以及被电介质层覆盖的上表面和边缘。因此,将其中另一个第一金属线视为“第三互连”,其技术特征与“第一互连”(技术特征B)完全相同,即被电介质层围绕且下表面至少部分不接触电介质层。该特征被直接公开。
技术特征G:穿过所述第一电介质层的所述第一表面到达所述第三互连的所述第六侧的第二空腔,其中所述第二空腔具有与所述第三互连的第二互连宽度基本相等的第二空腔宽度无相关描述。与技术特征C同理,对比文件中没有公开任何“空腔”结构,因此“第二空腔”也未被公开。
技术特征H:以及所述第一电介质层的所述第一表面上的第四互连,所述第四互连包括第七侧和第八侧,其中所述第七侧耦合至所述第一电介质层的所述第一表面。《直接公开》第[0035]段:“The first and second sets of metal lines can be connected to respective conductive pads 118, 118′ exposed at a face of the dielectric layer 114A.”; 图3B。对比文件明确公开了位于电介质层(114A)表面(a face)上的导电垫(118, 118′),即“第四互连”。这些导电垫暴露在电介质层表面,意味着其至少一侧(第七侧)与电介质层表面接触/耦合。因此,该技术特征被直接公开。
技术特征I:其特征在于,所述第一互连与所述第三互连之间的横向间隔约为30微米(μm)。第[0040]段:“In one example where the first and second metal lines are interleaved as shown in FIGS. 3A-B, when the minimum width of the first metal lines is 20 microns, the minimum width of the second metal lines is 20 microns and the alignment factor is one micron, the minimum pitch of the combined first and second metal lines can be as little as 21 microns...”对比文件描述了第一金属线(第一互连)之间的间距(pitch)P1至少约为其宽度的两倍(第[0040]段)。当线宽为20微米时,P1至少为40微米。因此,第一互连(第一金属线)与第三互连(另一个第一金属线)之间的横向间隔(相当于P1减去线宽)至少为20微米,但并未公开“约为30微米”这一具体数值。该数值未被公开。
技术特征J:其特征在于,所述第一互连与所述第三互连之间的横向间隔小于为30微米(μm)。第[0040]段(同上)。根据对比文件,当第一金属线宽度为20微米时,其间距P1至少为40微米,因此相邻第一金属线边缘之间的横向间隔至少为20微米(40-20)。虽然20微米小于30微米,但对比文件并未明确给出“小于30微米”的范围限定,其给出的具体示例(线宽20微米,间距40微米)的间隔是20微米。本领域技术人员从对比文件公开的“最小线宽”和“最小间距”概念出发,可以合理推断通过调整线宽和间距参数,有可能实现小于30微米的间隔,例如使用更小的线宽。因此,该特征可以被认为是隐含公开。
技术特征K:其特征在于,所述第一互连与所述第二互连之间的横向间隔约为10微米(μm),其中所述第一互连和所述第二互连是毗邻互连。第[0040]段:“…the alignment factor ‘a’ is one micron…”, “the minimum pitch of the combined first and second metal lines can be as little as 21 microns…”。对比文件公开了相邻的第一和第二金属线之间的边缘间距由对齐因子‘a’决定,并示例‘a’可为1微米。因此,第一互连(第一金属线)与第二互连(第二金属线)之间的横向间隔可以小至1微米。然而,对比文件并未公开“约为10微米”这一具体数值。该数值未被公开。
技术特征L:其特征在于,所述第一互连与所述第二互连之间的横向间隔小于10微米(μm),其中所述第一互连和所述第二互连是毗邻互连。《隐含公开》第[0040]段:“…the alignment factor ‘a’ is one micron…”, “the minimum pitch of the combined first and second metal lines can be as little as 21 microns…”。对比文件明确教导,相邻的第一和第二金属线(即毗邻互连)之间的边缘间距由对齐因子‘a’决定,且‘a’可以小至1微米(例如)。1微米明显小于10微米。因此,本领域技术人员能够毫无疑义地从对比文件得出,第一互连与第二互连之间的横向间隔可以小于10微米。该技术特征被对比文件隐含公开。
技术特征M:其特征在于,进一步包括:所述第一电介质层的所述第一表面上的第三互连,所述第三互连耦合至所述第一互连。《直接公开》第[0035]段及图3B:“The first and second sets of metal lines can be connected to respective conductive pads 118, 118′ exposed at a face of the dielectric layer 114A.”对比文件图3B显示,导电垫(118, 118′)位于电介质层(114A)表面,并且与金属线(110, 110′)连接。因此,位于第一电介质层表面上的导电垫(对应于第三互连)耦合至第一金属线(第一互连)的特征被直接公开。
技术特征N:以及所述第一电介质层的所述第一表面上的第四互连,所述第四互连耦合至所述第二互连。《直接公开》第[0035]段及图3B(同上)。同理,对比文件图3B显示,位于电介质层(114A)表面上的导电垫(对应于第四互连)也耦合至第二金属线(第二互连)。该特征被直接公开。
技术特征O:其特征在于,所述第三互连和所述第四互连是焊盘。《直接公开》第[0035]段:“conductive pads 118, 118′”。对比文件明确将表面上的互连结构称为“conductive pads(导电垫)”,即焊盘。因此,该特征被直接公开。
技术特征P:其特征在于,所述基板是封装基板。《直接公开》第[0034]段:“In accordance with a particular embodiment of the invention, a microelectronic interconnect element can be a package substrate…”。对比文件明确其微电子互连元件可以是封装基板(package substrate)。因此,该特征被直接公开。
技术特征Q:其特征在于,进一步包括第二电介质层。《直接公开》图3A,第[0035]段:“second dielectric layer 114B”。对比文件附图3A和描述中明确显示了第二电介质层(114B)。因此,该特征被直接公开。
技术特征R:其特征在于,所述基板被纳入到以下至少一者中:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。无相关描述。对比文件全文未提及将互连元件或基板纳入任何具体的电子设备中。该特征未被公开。
技术特征S:其特征在于,所述基板被纳入移动电话中。无相关描述。对比文件全文未提及移动电话。该特征未被公开。
技术特征T:其特征在于,进一步包括:嵌入在所述第一电介质层中的第三互连《直接公开》图8及第[0061]段:“first and second metal lines 610, 610′… are aligned with each other…”。对比文件图8公开了第一金属线610和第二金属线610′上下对齐的结构。其中,下方的第一金属线610是嵌入在电介质层中的,可以对应于“嵌入在第一电介质层中的第三互连”。该特征被直接公开。
技术特征U:以及至少部分地在所述第三互连上的第四互连。《直接公开》图8及第[0061]段:“first and second metal lines 610, 610′… are aligned with each other…”。对比文件图8中,上方的第二金属线610′与下方的第一金属线610对齐,即至少部分地位于第三互连(第一金属线610)之上。该特征被直接公开。
技术特征V:其特征在于,所述第三互连包括第一横截面尺寸,并且所述第四互连包括小于所述第一横截面尺寸的第二横截面尺寸。无相关描述。对比文件图8显示对齐的金属线610和610′,但未描述或暗示它们具有不同的横截面尺寸(例如宽度)。该特征未被公开。
技术特征W:其特征在于,所述第四互连部分地在所述第三互连上并且部分地在所述第一电介质层上。图8及第[0061]段。对比文件图8显示,对齐的第二金属线610′完全位于第一金属线610的正上方,并未延伸至电介质层上。因此,“部分地在所述第一电介质层上”的特征未被公开。
技术特征X:其特征在于,所述第四互连是焊盘。图8及第[0061]段。对比文件图8中,与第一金属线610对齐的第二金属线610′被描述为“metal lines”(金属线),即迹线,而非焊盘。该特征未被公开。
技术特征Y:其特征在于,所述第三互连耦合至所述第一互连。无相关描述。对比文件图8中,对齐的金属线610、610′构成一个更厚的导体,但未描述该导体(第三互连)与权利要求中已存在的“第一互连”之间的耦合关系。该特征未被公开。
技术特征Z:其特征在于,进一步包括所述第一电介质层上的第三互连。《直接公开》第[0035]段及图3B:“conductive pads 118, 118′ exposed at a face of the dielectric layer 114A.”对比文件公开了位于第一电介质层(114A)表面上的导电垫(118, 118′),这对应于“第一电介质层上的第三互连”。该特征被直接公开。

<<<A>>><<<B>>><<<D>>><<<F>>><<<H>>><<<M>>><<<N>>><<<O>>><<<P>>><<<Q>>><<<T>>><<<U>>><<<Z>>><<<j>>><<<l>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE