# 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A：** 包括第一表面和第二表面的第一电介质层。<br>《直接公开》 | [0076] “A wiring substrate in accordance with the embodiment has a base insulating film 111...”<br>[0079] “...the top surface of the upper layer interconnection 112 is located below the horizontal surface of the top surface of the base insulating film...”<br>[0082] “...the thickness of the base insulating film 111 can be set at, for example, 3 to 300 μm...” | 对比文件明确公开了布线基板具有基板绝缘膜（base insulating film），该绝缘膜具有顶表面（top surface）和底表面（bottom surface），分别对应于权利要求中的“第一表面”和“第二表面”。本领域技术人员能毫无疑义地确定该技术特征。 |
| **特征B：** 嵌入在所述第一电介质层中的第一互连，所述第一互连包括第一侧和第二侧，所述第一侧被所述第一电介质层围绕，其中所述第二侧的至少一部分不与所述第一电介质层接触，其中所述第一互连是第一迹线。<br>《直接公开》 | [0076] “The upper layer interconnection 112 is provided in a sunken section 111a formed in a top surface of the base insulating film 111.”<br>[0079] “...the exposed top surface of the upper layer interconnection 112 is located below the horizontal surface of the top surface of the base insulating film...”<br>[0111] “...the upper layer interconnection 112, provided in the sunken section 111a on the top surface side of the base insulating film 111...” | 对比文件公开了上层互连（upper layer interconnection）形成在基板绝缘膜顶表面的凹陷区（sunken section）中。该互连的侧面被绝缘膜（凹陷区的侧壁）围绕，而其顶表面（对应于第二侧）暴露，至少一部分不与绝缘膜接触。虽然对比文件未明确称其为“迹线”，但根据说明书[0079]、[0112]等段落，该上层互连是用于连接的导电图案，本领域技术人员可毫无疑义地将其理解为“迹线”。因此该技术特征被直接公开。 |
| **特征C：** 穿过所述第一电介质层的所述第一表面到达所述第一互连的所述第二侧的第一空腔，其中所述第一空腔具有与所述第一互连的互连宽度基本相等的空腔宽度。<br>《隐含公开》 | [0076] “The upper layer interconnection 112 is provided in a sunken section 111a formed in a top surface of the base insulating film 111.”<br>[0111] “...the upper layer interconnection 112, provided in the sunken section 111a on the top surface side of the base insulating film 111...” | 对比文件公开了在基板绝缘膜的顶表面形成凹陷区（sunken section），该凹陷区穿过绝缘膜表面并到达上层互连的顶表面。从结构和功能上判断，为了容纳上层互连，凹陷区的宽度必然需要与互连的宽度基本匹配，否则无法实现互连的“嵌入”和定位。本领域技术人员在制造此类结构时，为使互连稳定地置于凹陷区内，会合理地将凹陷区宽度设计为与互连宽度基本相等。因此，该技术特征被隐含公开。 |
| **特征D：** 以及包括第三侧和第四侧的第二互连，其中所述第三侧至少部分地耦合到所述第一电介质层的所述第一表面上，其中所述第二互连是第二迹线。<br>《直接公开》 | [0076] “The upper layer interconnection 112 is provided in a sunken section 111a formed in a top surface of the base insulating film 111.”<br>[0111] “...the upper layer interconnection 112, provided in the sunken section 111a on the top surface side of the base insulating film 111...” | 对比文件中描述的“上层互连（upper layer interconnection）”即为形成在基板绝缘膜顶表面侧的互连。该互连必然具有侧面和顶面，其侧面（对应于第三侧）与绝缘膜接触（耦合），顶面（对应于第四侧）暴露。虽然对比文件未明确区分“第三侧”和“第四侧”，但该互连结构本身包含了这些侧面特征。此外，该上层互连是导电图案，可理解为“迹线”。因此，该技术特征被直接公开。 |
| **特征E：** 以及至少部分地在所述第一空腔中的第五互连，所述第五互连耦合至所述第一互连。<br>《未公开》 | 无对应内容。 | 对比文件描述的上层互连是单一结构，形成于凹陷区中。没有公开在同一个凹陷区内或上方还存在另一个“第五互连”并耦合至该上层互连的结构。该特征未被公开。 |
| **特征F：** 其特征在于，进一步包括：嵌入在所述第一电介质层中的第三互连，所述第三互连包括第五侧和第六侧，所述第五侧被所述第一电介质层围绕，其中所述第六侧的至少一部分不与所述第一电介质层接触。<br>《直接公开》 | [0076] “...an upper layer interconnection 112 (112a, 112b) provided on a top surface side of the base insulating film...”<br>[0102] “...the warpage-controlling pattern in accordance with an embodiment of the present invention has a structure similar to that of the upper layer interconnection 112, that is, the pattern structure provided in the sunken sections of the top surface of the base insulating film...”<br>[0103] “The warpage-controlling pattern in accordance with an embodiment of the present invention can be provided in a peripheral part of the upper-layer-interconnection-forming region...” | 对比文件公开了在基板绝缘膜的顶表面可以形成多个凹陷区图案，包括用于信号连接的上层互连和控制翘曲的虚设图案（warapge-controlling pattern），这些图案都具有类似结构：形成在凹陷区内，其侧面被绝缘膜围绕，顶面至少部分暴露。这表明存在多个嵌入式的互连结构。因此，“第三互连”这一特征被直接公开。 |
| **特征G：** 穿过所述第一电介质层的所述第一表面到达所述第三互连的所述第六侧的第二空腔，其中所述第二空腔具有与所述第三互连的第二互连宽度基本相等的第二空腔宽度。<br>《隐含公开》 | [0102] “...the warpage-controlling pattern...has a structure similar to that of the upper layer interconnection 112, that is, the pattern structure provided in the sunken sections of the top surface of the base insulating film...” | 基于特征F的论述，对比文件公开了存在多个凹陷区（sunken sections）用于容纳不同的互连或图案。与特征C同理，为了容纳这些互连或图案，各个凹陷区的宽度必然需要与其内部互连或图案的宽度基本相等。因此，该技术特征被隐含公开。 |
| **特征H：** 以及所述第一电介质层的所述第一表面上的第四互连，所述第四互连包括第七侧和第八侧，其中所述第七侧耦合至所述第一电介质层的所述第一表面。<br>《未公开》 | 无对应内容。 | 对比文件公开的所有位于基板绝缘膜顶表面的互连或图案（如上层互连、翘曲控制图案）均描述为形成在“凹陷区（sunken section）”内，即它们是“嵌入”式的。没有公开一个直接设置在电介质层平坦“表面上”（而非凹陷区内）的“第四互连”。该特征未被公开。 |
| **特征I：** 其特征在于，所述第一互连与所述第三互连之间的横向间隔约为30微米(μm)。<br>《隐含公开》 | [0102] “...a pattern having pattern units 301 arranged in a matrix and each composed of a line and space pattern (line width: 30 μm, space width: 30 μm)...”<br>[0102] “...the line and space pattern may be sized to have a line width of 30 μm and a space width of 60 μm.” | 对比文件在描述翘曲控制图案的示例时，给出了线宽和间距为30微米，或线宽30微米、间距60微米的示例。这表明在对比文件的技术方案中，相邻图案（互连）之间可以实现30微米量级的横向间隔。本领域技术人员可以合理推断，为了实现高密度布线，信号互连之间也可能采用类似的间距设计，包括约为30微米的间隔。因此，该特征被隐含公开。 |
| **特征J：** 其特征在于，所述第一互连与所述第三互连之间的横向间隔小于为30微米(μm)。<br>《未公开》 | 无对应内容。 | 对比文件仅公开了30微米或60微米的间距示例，没有给出“小于30微米”的具体教导或暗示。该特征未被公开。 |
| **特征K：** 其特征在于，所述第一互连与所述第二互连之间的横向间隔约为10微米(μm)，其中所述第一互连和所述第二互连是毗邻互连。<br>《未公开》 | 无对应内容。 | 对比文件未提及任何关于嵌入式互连（第一互连）与表面互连（第二互连）之间具体间隔的数值，也未涉及两者为“毗邻互连”且间隔约为10微米的技术方案。该特征未被公开。 |
| **特征L：** 其特征在于，所述第一互连与所述第二互连之间的横向间隔小于10微米(μm)，其中所述第一互连和所述第二互连是毗邻互连。<br>《未公开》 | 无对应内容。 | 同特征K，对比文件未公开该具体数值和关系。该特征未被公开。 |
| **特征M：** 其特征在于，进一步包括：所述第一电介质层的所述第一表面上的第三互连，所述第三互连耦合至所述第一互连。<br>《未公开》 | 无对应内容。 | 对比文件未公开在电介质层表面上存在一个耦合至嵌入式互连的额外互连结构。该特征未被公开。 |
| **特征N：** 以及所述第一电介质层的所述第一表面上的第四互连，所述第四互连耦合至所述第二互连。<br>《未公开》 | 无对应内容。 | 同特征M，对比文件未公开该结构。该特征未被公开。 |
| **特征O：** 其特征在于，所述第三互连和所述第四互连是焊盘。<br>《未公开》 | 无对应内容。 | 对比文件未公开如特征M、N所述的表面互连，更未限定其为焊盘。虽然对比文件提到了“pad electrode”[0077, 0083]，但那是下层互连的暴露部分，并非位于顶表面的独立互连结构。该特征未被公开。 |
| **特征P：** 其特征在于，所述基板是封装基板。<br>《直接公开》 | [0002] “The present invention relates to a wiring substrate on which a semiconductor chip is mounted, a semiconductor device using the wiring substrate...”<br>[0109] “A semiconductor chip is mounted in each of the substrate-unit regions of the wiring substrate.” | 对比文件明确其发明的布线基板是用于搭载半导体芯片的，属于封装基板。本领域技术人员能毫无疑义地确定该技术特征。 |
| **特征Q：** 其特征在于，进一步包括第二电介质层。<br>《直接公开》 | [0084] “...the wiring substrate...may have a multilayer structure having an interlayer insulating film 116...”<br>[0118] “(18) ...further comprising one or more interconnection structure layers each including an insulating layer...” | 对比文件公开了布线基板可以具有多层结构，包括在基板绝缘膜底部增设层间绝缘膜（interlayer insulating film）。该层间绝缘膜即为第二电介质层。因此，该特征被直接公开。 |
| **特征R：** 其特征在于，所述基板被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。<br>《隐含公开》 | [0002] “...a semiconductor device using the wiring substrate...”<br>[0135] “...a semiconductor chip 120 electrically connected to the bump 121 is provided on the top surface side of the wiring substrate 110.” | 对比文件公开了使用该布线基板的半导体器件。本领域技术人员公知，此类半导体器件（封装）可广泛应用于各种电子设备中，包括权利要求所列的音乐播放器、通信设备、计算机等。因此，可以合理推断该基板有被纳入这些设备的可能性。该特征被隐含公开。 |
| **特征S：** 其特征在于，所述基板被纳入移动电话中。<br>《未公开》 | 无对应内容。 | 对比文件未具体提及“移动电话”这一特定设备。虽然特征R被隐含公开，但具体到“移动电话”这一单一选项，对比文件没有给出直接或间接的指向。该特征未被公开。 |
| **特征T：** 其特征在于，进一步包括：嵌入在所述第一电介质层中的第三互连。<br>《直接公开》 | 同特征F的引用及论述。 | 对比文件公开了存在多个嵌入在基板绝缘膜中的互连或图案结构。因此，“第三互连”这一特征被直接公开。 |
| **特征U：** 以及至少部分地在所述第三互连上的第四互连。<br>《未公开》 | 无对应内容。 | 对比文件未公开一个互连结构部分位于另一个嵌入式互连之上的技术方案。该特征未被公开。 |
| **特征V：** 其特征在于，所述第三互连包括第一横截面尺寸，并且所述第四互连包括小于所述第一横截面尺寸的第二横截面尺寸。<br>《未公开》 | 无对应内容。 | 对比文件未公开两个互连之间具有特定尺寸大小关系的技术方案。该特征未被公开。 |
| **特征W：** 其特征在于，所述第四互连部分地在所述第三互连上并且部分地在所述第一电介质层上。<br>《未公开》 | 无对应内容。 | 同特征U，对比文件未公开该结构。该特征未被公开。 |
| **特征X：** 其特征在于，所述第四互连是焊盘。<br>《未公开》 | 无对应内容。 | 同特征O、U，对比文件未公开该特定的表面互连结构，也未限定其为焊盘。该特征未被公开。 |
| **特征Y：** 其特征在于，所述第三互连耦合至所述第一互连。<br>《未公开》 | 无对应内容。 | 对比文件未描述不同嵌入式互连之间具体的电性连接关系。该特征未被公开。 |
| **特征Z：** 其特征在于，进一步包括所述第一电介质层上的第三互连。<br>《未公开》 | 无对应内容。 | 对比文件公开的位于基板绝缘膜顶表面的互连均为嵌入式（在凹陷区内），而非直接“在…上”（on）的表面上。该特征未被公开。 |
<<<A>>><<<B>>><<<D>>><<<F>>><<<P>>><<<Q>>><<<T>>><<<c>>><<<g>>><<<i>>><<<r>>>