对比文件名称：2013-04-18_US2013092936A_发明申请_US20130092936A1 SEMICONDUCTOR APPARATUS
目标专利名称：用于基板的超细间距和间隔互连CN105493278B
本次调用模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：包括第一表面和第二表面的第一电介质层<br>**判断结果：未公开** | 无直接对应原文引用。对比文件涉及半导体芯片及TSV结构，未明确描述具有第一和第二表面的独立“第一电介质层”。 | 目标专利中的“第一电介质层”是构成封装基板（如说明书[0067]段图3中电介质层301）的结构层，用于承载和隔离互连。对比文件（如说明书[0022]段）描述的是包含多个芯片（CHIP1, CHIP2）的3D半导体装置，这些芯片本身可能包含电介质材料（如硅基板上的绝缘层），但并未公开作为独立结构层、具有明确上下表面的“第一电介质层”。本领域技术人员不能毫无疑义地或通过合理推断得出该技术特征。 |
| **技术特征B**：嵌入在所述第一电介质层中的第一互连，所述第一互连包括第一侧和第二侧，所述第一侧被所述第一电介质层围绕，其中所述第二侧的至少一部分不与所述第一电介质层接触，其中所述第一互连是第一迹线<br>**判断结果：未公开** | 对比文件说明书[0022]段：“The first and second chips CHIP1 and CHIP2 may be electrically connected with each other by first and second through vias VIA1 and VIA2.” | 目标专利的“第一互连”是嵌入在基板电介质层表面（如顶表面）中的水平布线“迹线”（参见说明书[0095]段及图3中互连302-310）。对比文件公开的“through vias”（VIA1, VIA2）是垂直贯穿芯片以连接不同芯片的“通孔”（参见说明书[0007]段），其结构、方向（垂直）和功能（层间垂直连接）与目标专利的水平“迹线”不同。对比文件未公开被电介质层部分围绕且部分暴露的嵌入式水平迹线。 |
| **技术特征C**：穿过所述第一电介质层的所述第一表面到达所述第一互连的所述第二侧的第一空腔，其中所述第一空腔具有与所述第一互连的互连宽度基本相等的空腔宽度<br>**判断结果：未公开** | 无对应原文引用。对比文件未描述在电介质层中形成到达嵌入式互连的空腔。 | 目标专利的“第一空腔”是形成于电介质层表面并向下延伸至嵌入式互连顶部的凹陷结构（参见说明书[0118]-[0119]段，图6中空腔622），其宽度与下方互连宽度基本相等。该空腔是形成偏离嵌入式互连或容纳其他互连的关键结构。对比文件全文未提及任何此类空腔结构，因此既未直接公开，也无法通过推理隐含公开。 |
| **技术特征D**：以及包括第三侧和第四侧的第二互连，其中所述第三侧至少部分地耦合到所述第一电介质层的所述第一表面上，其中所述第二互连是第二迹线<br>**判断结果：未公开** | 无对应原文引用。对比文件未描述位于电介质层表面上的迹线。 | 目标专利的“第二互连”是位于第一电介质层第一表面（顶面）上的“表面迹线”（参见说明书[0100]段及图3中互连303, 305等）。对比文件中的互连均为垂直的“through vias”（通孔），未公开任何设置于电介质层（或芯片）表面上的水平布线迹线。 |
| **技术特征E**：以及至少部分地在所述第一空腔中的第五互连，所述第五互连耦合至所述第一互连。<br>**判断结果：未公开** | 无对应原文引用。 | 该特征限定了位于上述第一空腔内的另一互连（第五互连），其耦合至第一互连（嵌入式迹线）。由于对比文件既未公开“第一空腔”，也未公开部分位于此类空腔中的互连结构，因此该特征未被公开。 |
| **技术特征F**：其特征在于，进一步包括：嵌入在所述第一电介质层中的第三互连，所述第三互连包括第五侧和第六侧，所述第五侧被所述第一电介质层围绕，其中所述第六侧的至少一部分不与所述第一电介质层接触<br>**判断结果：未公开** | 无对应原文引用。 | 该特征是与特征B类似的另一嵌入式互连（第三互连）。如对特征B的论述，对比文件未公开嵌入在电介质层中且部分被围绕、部分暴露的互连（迹线）结构。 |
| **技术特征G**：穿过所述第一电介质层的所述第一表面到达所述第三互连的所述第六侧的第二空腔，其中所述第二空腔具有与所述第三互连的第二互连宽度基本相等的第二空腔宽度<br>**判断结果：未公开** | 无对应原文引用。 | 该特征是与特征C类似的另一空腔（第二空腔）。如对特征C的论述，对比文件未公开任何此类空腔结构。 |
| **技术特征H**：以及所述第一电介质层的所述第一表面上的第四互连，所述第四互连包括第七侧和第八侧，其中所述第七侧耦合至所述第一电介质层的所述第一表面。<br>**判断结果：未公开** | 无对应原文引用。 | 该特征是与特征D类似的另一表面互连（第四互连）。如对特征D的论述，对比文件未公开位于电介质层表面上的互连。 |
| **技术特征I**：其特征在于，所述第一互连与所述第三互连之间的横向间隔约为30微米(μm)。<br>**判断结果：未公开** | 无对应原文引用。对比文件未提及互连之间的具体间距数值。 | 目标专利该特征限定了两个嵌入式互连之间非常小的具体横向间距（约30μm），以实现超细间距（参见说明书[0099]段）。对比文件虽然公开了多个通孔（VIA），但未提及任何关于这些通孔之间水平（横向）间距的具体数值，尤其是“约30微米”这一具体尺寸。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出该具体间距。 |
| **技术特征J**：其特征在于，所述第一互连与所述第三互连之间的横向间隔小于为30微米(μm)。<br>**判断结果：未公开** | 无对应原文引用。 | 与特征I同理，对比文件未公开任何互连（无论是通孔还是迹线）之间的具体横向间距数值，更未公开“小于30微米”这一范围。 |
| **技术特征K**：其特征在于，所述第一互连与所述第二互连之间的横向间隔约为10微米(μm)，其中所述第一互连和所述第二互连是毗邻互连。<br>**判断结果：未公开** | 无对应原文引用。 | 目标专利该特征限定了嵌入式互连与相邻表面互连之间的超细具体间距（约10μm）（参见说明书[0099]段）。对比文件未公开嵌入式互连与表面互连的组合，更未公开两者之间“约10微米”的具体间距数值。 |
| **技术特征L**：其特征在于，所述第一互连与所述第二互连之间的横向间隔小于10微米(μm)，其中所述第一互连和所述第二互连是毗邻互连。<br>**判断结果：未公开** | 无对应原文引用。 | 与特征K同理，对比文件未公开“小于10微米”的间距范围。 |
| **技术特征M**：其特征在于，进一步包括：所述第一电介质层的所述第一表面上的第三互连，所述第三互连耦合至所述第一互连<br>**判断结果：未公开** | 无对应原文引用。 | 该特征限定了位于电介质层表面且耦合至嵌入式互连的另一互连。对比文件未公开位于电介质层/芯片表面的互连，也未公开表面互连与嵌入式互连之间的耦合关系。 |
| **技术特征N**：以及所述第一电介质层的所述第一表面上的第四互连，所述第四互连耦合至所述第二互连。<br>**判断结果：未公开** | 无对应原文引用。 | 该特征限定了位于电介质层表面且耦合至另一表面互连（第二互连）的又一互连。对比文件未公开表面互连，因此该耦合关系也无从谈起。 |
| **技术特征O**：其特征在于，所述第三互连和所述第四互连是焊盘。<br>**判断结果：未公开** | 无对应原文引用。对比文件未提及“焊盘”结构。 | 目标专利中的“焊盘”是一种用于连接（如连接凸块）的互连形式（参见说明书[0098]段，图9中焊盘902等）。对比文件全文仅描述了“through vias”（通孔）和“circuit units”（电路单元），未提及作为独立结构特征的“焊盘”。 |
| **技术特征P**：其特征在于，所述基板是封装基板。<br>**判断结果：未公开** | 对比文件说明书[0020]段图5描述“a system-in-package 3 includes ... a package substrate 540。” | 对比文件公开了“封装基板（package substrate）”这一术语，出现在系统级封装（SiP）的上下文中，作为承载芯片、内插器和控制器的载体（见图5）。然而，目标专利的“基板”特指具有其权利要求前序部分及特征A-H所限定的特定互连和空腔结构的“基板”。对比文件虽然提到了“package substrate”，但并未描述该基板具有目标专利所限定的嵌入式互连、空腔、表面互连等具体结构。因此，对比文件未公开目标专利所限定的特定结构的“封装基板”。 |
| **技术特征Q**：其特征在于，进一步包括第二电介质层。<br>**判断结果：未公开** | 无对应原文引用。 | 目标专利该特征限定了基板包括多个电介质层（参见说明书[0136]-[0137]段，图7-8）。对比文件描述的是堆叠的芯片，每个芯片可能包含多层结构，但未明确公开作为基板组成部分的、独立的“第二电介质层”。 |
| **技术特征R**：其特征在于，所述基板被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。<br>**判断结果：隐含公开** | 对比文件说明书[0020]段图5-6描述了“system-in-package”包含半导体装置，并可与外部控制器通信。结合本领域公知常识，此类半导体装置或系统级封装可用于各种电子设备。 | 目标专利该特征是关于基板的应用领域。对比文件明确公开了包含半导体装置（其可能包含互连结构）的“system-in-package”（系统级封装，参见图5、6）。系统级封装是本领域常见的电子组件形式。本领域技术人员知晓，系统级封装（SiP）可被纳入诸如移动电话、计算机等广泛的电子设备中。虽然对比文件未明确列举所有设备类型，但基于其公开的“system-in-package”以及电子领域的公知常识，本领域技术人员能够合理推断出该半导体装置或包含它的封装可用于权利要求所列举的这类电子设备中。因此，该技术特征被对比文件隐含公开。 |
| **技术特征S**：其特征在于，所述基板被纳入移动电话中。<br>**判断结果：隐含公开** | 同上。 | “移动电话”是技术特征R所列举的电子设备之一。基于与特征R相同的推理，对比文件公开的“system-in-package”可被应用于移动电话等移动通信设备中，这是本领域技术人员的合理推断。因此，该技术特征被对比文件隐含公开。 |
| **技术特征T**：其特征在于，进一步包括：嵌入在所述第一电介质层中的第三互连<br>**判断结果：未公开** | 无对应原文引用。 | 该特征为另一嵌入式互连。如对特征B的论述，对比文件未公开目标专利所定义的嵌入在电介质层中的互连（迹线）。 |
| **技术特征U**：以及至少部分地在所述第三互连上的第四互连。<br>**判断结果：未公开** | 无对应原文引用。 | 目标专利该特征限定了第四互连至少部分地设置在第三互连“之上”，可能形成垂直方向的重叠（参见说明书[0256]段图25，互连2503在互连2506上）。对比文件中的通孔（VIA）是垂直贯穿结构，可能上下对齐，但并非一个互连“在”另一个互连“之上”的水平重叠关系。对比文件未公开此类结构。 |
| **技术特征V**：其特征在于，所述第三互连包括第一横截面尺寸，并且所述第四互连包括小于所述第一横截面尺寸的第二横截面尺寸。<br>**判断结果：未公开** | 无对应原文引用。 | 该特征限定了上下重叠的两个互连之间的尺寸关系。对比文件未公开具有此类重叠关系的互连，因此也不可能公开它们之间的尺寸比较关系。 |
| **技术特征W**：其特征在于，所述第四互连部分地在所述第三互连上并且部分地在所述第一电介质层上。<br>**判断结果：未公开** | 无对应原文引用。 | 该特征进一步限定了第四互连的位置关系。对比文件未公开互连部分位于另一互连上、部分位于电介质层上的结构。 |
| **技术特征X**：其特征在于，所述第四互连是焊盘。<br>**判断结果：未公开** | 无对应原文引用。 | 如对特征O的论述，对比文件未公开“焊盘”结构。 |
| **技术特征Y**：其特征在于，所述第三互连耦合至所述第一互连。<br>**判断结果：未公开** | 无对应原文引用。 | 该特征限定了不同互连之间的耦合关系。由于对比文件未公开目标专利所限定的“第一互连”和“第三互连”（嵌入式迹线），因此它们之间的耦合关系也无从公开。 |
| **技术特征Z**：其特征在于，进一步包括所述第一电介质层上的第三互连。<br>**判断结果：未公开** | 无对应原文引用。 | 该特征限定了位于电介质层表面的互连。如对特征D的论述，对比文件未公开此类表面互连。 |
<<<r>>><<<s>>>