对比文件名称：2010-05-18_US7719896B_发明授权_US07719896B1 Configurable single bit_dual bits memory
目标专利名称：257混合单端和差分感测的混合磁阻只读存储器(MRAM)高速缓存CN106463167B
模型名称：专利创造性评估模型
特征比对表格：
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：混合高速缓存架构，其具有：磁阻随机存取存储器位单元阵列，其具有第一多个磁阻随机存取存储器位单元和耦合至所述第一多个磁阻随机存取存储器位单元的第二多个磁阻随机存取存储器位单元《直接公开》 | 说明书[0004]段：“A configurable memory device includes an array of configurable memory units arranged into rows and columns. The configurable memory unit includes a memory cell comprising a first storage element configured to store a first value and a second storage element configured to store a second value.” 图10、14：展示了由行列排列的存储单元（1011, 1411AA-1411NM等）组成的存储器阵列（1010, 1000）。 | 对比文件公开了一种可配置存储器设备，其包含按行列排列的存储单元阵列（1010）。每个可配置存储单元（100, 110）包含第一存储元件（112）和第二存储元件（114）。这些存储元件构成了存储单元阵列中的基本单元。本领域技术人员能够毫无疑义地确定，该存储单元阵列必然包含多个这样的存储单元，即可对应于目标专利中的“第一多个…位单元”和“第二多个…位单元”。因此，该技术特征被对比文件直接公开。 |
| **技术特征B**：以及多个感测放大器，《直接公开》 | 说明书[0026]段：“...sense amplifier module 130.” 说明书[0031]段：“Sense amplifiers 330A and 300B are single ended amplifiers...” 说明书[0038]段：“Module 930 includes two sets of current sense amplifiers, differential sense amplifier 932 and two independent single ended sense amplifiers 934A and 934B.” | 对比文件明确公开了感测放大器模块（130, 930），该模块包含感测放大器（230, 932, 934A, 934B）。这些感测放大器用于读取存储单元中的数据。因此，“多个感测放大器”这一技术特征被对比文件直接公开。 |
| **技术特征C**：其具有差分感测放大器和单端感测放大器，《直接公开》 | 说明书[0026]段：“In the first configuration, sense amplifier module 130 is arranged as to provide two independent single-ended sense amplifiers, while in the second configuration, the sense amplifier module 130 is arranged as to provide one differential sense amplifier.” 图9及说明书[0038]段：“Module 930 includes two sets of current sense amplifiers, differential sense amplifier 932 and two independent single ended sense amplifiers 934A and 934B.” | 对比文件明确且反复地描述了其感测放大器模块（130, 930）包含两种类型：差分感测放大器（230, 932）和单端感测放大器（330A, 330B, 934A, 934B）。这两种感测放大器是模块的可配置组成部分。因此，该技术特征被对比文件直接公开。 |
| **技术特征D**：其中所述磁阻随机存取存储器位单元阵列是均匀的，《直接公开》 | 说明书[0039]段：“It is not necessary to form the memory array from identical memory cells. The present disclosure supports memory devices, which are populated with identical cells.” 说明书[0045]段：“It should be noted that the two physical layouts are identical.” | 对比文件明确指出其存储器阵列可以由相同的（identical）存储单元构成，并且图15和图16所示的两种逻辑配置下的物理布局是相同的（identical）。这表明其存储单元阵列在物理结构上是均匀的。虽然对比文件也提到可以使用非相同单元，但“支持使用相同单元”这一教导，使得本领域技术人员在面临需要均匀阵列的方案时，能够毫无疑义地从对比文件中得到使用均匀阵列的技术方案。因此，该技术特征被直接公开。 |
| **技术特征E**：其中所述多个感测放大器的配置是不均匀的，《隐含公开》 | 说明书[0026]段：“External control signal ‘SE_EN’... determines in which of the first and second configurations the unit is in. In the first configuration, sense amplifier module 130 is arranged as to provide two independent single-ended sense amplifiers, while in the second configuration, the sense amplifier module 130 is arranged as to provide one differential sense amplifier.” 说明书[0038]段：“SE_EN=true configures the module to work as two independent single ended sense amplifiers, while SE_EN=false configures the module to work as a differential sense amplifier.” | 对比文件公开了感测放大器模块（130, 930）可根据外部信号SE_EN配置为两种模式：单端模式（使用两个独立的单端感测放大器）或差分模式（使用一个差分感测放大器）。在任一时刻，整个模块的配置是统一的（全是单端或全是差分）。目标专利要求的是“不均匀的”配置，即同时存在单端和差分两种感测放大器连接方式。虽然对比文件未明确描述同时激活两种不同配置，但它明确教导了同一硬件模块能够支持两种截然不同的感测架构（单端和差分）。本领域技术人员基于该教导，在面临需要为阵列中不同部分提供不同性能（如速度/密度）的需求时，完全有可能推理出：可以将阵列的一部分配置为使用单端感测（对应一个放大器连接一个单元和参考单元），另一部分配置为使用差分感测（对应一个放大器连接两个单元），从而形成“不均匀的”感测放大器配置。这是一种合理的、基于对比文件公开内容的逻辑延伸。因此，该技术特征被对比文件隐含公开。 |
| **技术特征F**：其中所述第一多个磁阻随机存取存储器位单元中的至少一个磁阻随机存取存储器位单元耦合至所述单端感测放大器，《直接公开》 | 说明书[0031]段及图3：“Sense amplifiers 330A and 300B are single ended amplifiers; comparing currents I1 and I0 with an internally generated reference (not shown).” 图3明确显示了存储单元310A的输出电流I0和I1分别连接到单端感测放大器330A和330B。 | 当对比文件的存储单元配置在“双位”（即单端）模式时，其存储单元（如310A）的两个存储元件分别输出电流I0和I1，并分别连接到两个独立的单端感测放大器（330A, 330B）。这公开了“至少一个存储单元耦合至单端感测放大器”的技术特征。因此，该特征被直接公开。 |
| **技术特征G**：以及其中所述第二多个磁阻随机存取存储器位单元中的至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器。《直接公开》 | 说明书[0027]段及图2：“...a sense amplifier, such as a conventional current sense amplifier 230, can consequently be used to discern the logic value stored in the cell.” 图2明确显示了存储单元210的两个输出I0和I1连接到差分感测放大器230。 | 当对比文件的存储单元配置在“单位”（即差分）模式时，其存储单元（如210）的两个存储元件输出的电流I0和I1被输入到同一个差分感测放大器（230）进行比较。这公开了“至少两个存储单元（具体是同一存储单元内的两个存储元件，可被视为构成差分对的两个位单元）耦合至差分感测放大器”的技术特征。因此，该特征被直接公开。 |
| **技术特征H**：其特征在于，所述磁阻随机存取存储器位单元阵列是自旋力矩转移磁阻随机存取存储器阵列。《未公开》 | 对比文件全文未提及“磁阻随机存取存储器(MRAM)”，更未提及“自旋力矩转移(STT) MRAM”。对比文件涉及的是基于浮栅pFET的非易失性存储器（见[0002]段）。 | 目标专利明确限定其位单元阵列为MRAM，具体是自旋力矩转移MRAM。对比文件公开的存储单元是基于浮栅晶体管的电荷存储原理，与基于磁性隧道结(MTJ)电阻变化的MRAM原理完全不同。本领域技术人员无法从对比文件中毫无疑义地或通过合理推理得出使用MRAM，特别是STT-MRAM的技术方案。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述磁阻随机存取存储器位单元阵列是翻转磁阻随机存取存储器阵列。《未公开》 | 对比文件全文未提及“磁阻随机存取存储器(MRAM)”，更未提及“翻转磁阻随机存取存储器”。 | 理由同特征H。目标专利的该特征限定了另一种具体的MRAM类型（翻转MRAM）。对比文件的技术领域和具体实施均与非易失性浮栅存储器相关，与磁阻存储器无关。因此，该特征未被公开。 |
| **技术特征J**：其特征在于，所述单端感测放大器进一步耦合至参考单元。《直接公开》 | 说明书[0031]段：“Sense amplifiers 330A and 300B are single ended amplifiers; comparing currents I1 and I0 with an internally generated reference (not shown).” 说明书[0038]段：“...sensing single ended data sense amplifiers 934A and 934B compare currents in data lines DL0 and DL1 to a fixed reference current respectively.” | 对比文件在描述单端感测放大器（330A, 330B, 934A, 934B）时，明确指出它们将数据线上的电流与一个内部生成的参考电流（a fixed reference current）进行比较。这意味着单端感测放大器必然耦合到一个能提供该参考电流的“参考单元”（可能是一个参考电流源或参考存储单元）。因此，该技术特征被对比文件直接公开。 |
| **技术特征K**：其特征在于，所述磁阻随机存取存储器位单元阵列中具有耦合至所述单端感测放大器的第一多个磁阻随机存取存储器位单元的部分慢于所述磁阻随机存取存储器位单元阵列中具有耦合至所述差分感测放大器的第二多个磁阻随机存取存储器位单元的部分。《隐含公开》 | 说明书[0032]段：“Single bit differential memory configuration... offers better data retention and better reliability... faster READ times at the cost of increased area.” “In a single-ended configuration... reading these cells cannot be as robust as reading a cell in the single bit differential configuration.” | 对比文件明确比较了两种配置的性能：差分（单位）配置提供了“更快的读取时间（faster READ times）”、“更好的数据保持和可靠性”，而单端（双位）配置在读取鲁棒性上不如差分配置，且以牺牲面积为代价换取高密度。这明确教导了差分感测在速度（读取时间）和可靠性上优于单端感测。本领域技术人员基于此教导，在构建一个同时包含单端和差分感测区域的混合架构时，可以合理推断出：采用单端感测的部分（为了高密度）其性能（如速度）将低于采用差分感测的部分（为了高性能）。因此，“单端部分慢于差分部分”这一性能特征是隐含在对比文件的公开内容中的。 |
| **技术特征L**：其中所述混合高速缓存架构被集成到至少一个半导体管芯中。《隐含公开》 | 说明书未明确提及“集成到半导体管芯中”。但对比文件描述的是“存储器设备（memory device）”（见[0004], [0039]段），其包含由晶体管、电容器等半导体元件构成的存储单元阵列（见图5、6）和外围逻辑电路。 | 对比文件描述的是一种可配置的非易失性存储器设备，其电路由半导体器件（如pFET， nFET， 电容）构成。本领域技术人员公知，此类集成电路通常被制造并集成在半导体管芯（如硅片）上。将存储器架构集成到半导体管芯中是实现此类电子设备的常规且必然的技术手段。因此，从对比文件公开的“存储器设备”可以合理推断出其可以被“集成到至少一个半导体管芯中”。该特征被隐含公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<F>>><<<G>>><<<J>>><<<e>>><<<k>>><<<l>>>