对比文件名称：2011-08-02_US7990792B_发明授权_US07990792B2 Hybrid sense amplifier and method, and memory device using same
目标专利名称：257混合单端和差分感测的混合磁阻只读存储器(MRAM)高速缓存CN106463167B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：混合高速缓存架构，其具有：磁阻随机存取存储器位单元阵列，其具有第一多个磁阻随机存取存储器位单元和耦合至所述第一多个磁阻随机存取存储器位单元的第二多个磁阻随机存取存储器位单元**<br>**未公开** | 对比文件说明书第[0033]段：“The SDRAM 200 includes an address register 212 that receives row addresses and column addresses through an address bus 214... Associated with each of the memory banks 220, 222 is a respective row address latch 226, which stores the row address, and a row decoder 228, which decodes the row address and applies corresponding signals to one of the arrays 220 or 222.” | **论述**：目标专利的技术特征A明确限定为一种“混合高速缓存架构”，其核心是具有一个**磁阻随机存取存储器(MRAM)位单元阵列**，该阵列包含第一和第二多个MRAM位单元。对比文件（US7990792B）公开的是同步动态随机存取存储器（SDRAM）200，其包含存储器阵列220、222（见[0033]段）。尽管SDRAM是一种存储器架构，但其技术领域（DRAM）和存储单元原理（基于电容电荷）与目标专利明确限定的“磁阻随机存取存储器(MRAM)位单元阵列”有本质区别。MRAM基于磁性隧道结(MTJ)的磁阻效应存储数据，而DRAM基于电容存储电荷。本领域技术人员阅读对比文件后，无法毫无疑义地得出或合理推断出其公开的存储器阵列是MRAM阵列。因此，技术特征A未被对比文件直接公开，基于对比文件公开的DRAM阵列内容，本领域技术人员也无法通过推理隐含得出其公开了MRAM阵列。 |
| **B：以及多个感测放大器，**<br>**直接公开** | 对比文件说明书第[0005]段：“Sense amplifiers are typically used in memory devices for sensing and amplifying electrical signal representing data digits stored in memory cells.” 以及第[0033]段：“The column circuitry 250, 252 may include for each column of memory cells in the arrays 220, 222 the sense amplifier 100, sense amplifier 150...” | **论述**：目标专利的技术特征B要求“多个感测放大器”。对比文件明确教导了在存储器设备中使用感测放大器（[0005]段），并且在其具体实施例的SDRAM 200中，列电路250、252为阵列220、222中的每一列存储器单元可以包括感测放大器100、150等（[0033]段）。这直接且明确地公开了存储器设备中包含多个感测放大器。因此，技术特征B被对比文件直接公开。 |
| **C：其具有差分感测放大器和单端感测放大器，**<br>**直接公开** | 对比文件说明书第[0025]段：“As a result, a mixture of voltage sensing and current sensing is enabled in sense amplifier 100.” 以及第[0026]段：“The difference, however, is that sense amplifier 150, having the components and structure to function as a current sense amplifier, may be configured to function as a voltage sense amplifier.” | **论述**：目标专利的技术特征C要求感测放大器同时包含“差分感测放大器”和“单端感测放大器”。对比文件的核心发明点即在于一种“混合”感测放大器（Hybrid sense amplifier）。具体地，感测放大器100能够实现电流感测和电压感测的混合（[0025]段）。感测放大器150可以被配置为作为电流感测放大器或电压感测放大器工作（[0026]段）。在存储器领域，“差分感测”通常指比较两条位线（如互补位线）的电压或电流差，而“单端感测”通常指将一条位线的信号与一个固定的参考电压或电流进行比较。对比文件中的电流感测放大器（如说明书图1、2的放大器10）通过比较互补位线LIO和LIO_的电流进行工作，属于差分感测。其电压感测模式（如[0026]段所述）虽然也可能涉及差分比较，但说明书[0025]段描述的“mixture of voltage sensing and current sensing”以及将感测放大器配置为电压感测放大器的能力，为本领域技术人员提供了实现单端感测（即，将一条感测线与一个参考值比较）的基础架构和明确启示。因此，对比文件直接公开了感测放大器同时具备差分（电流）感测和可配置为单端（电压）感测的功能，对应于技术特征C。 |
| **D：其中所述磁阻随机存取存储器位单元阵列是均匀的，**<br>**未公开** | 对比文件未涉及相关内容。 | **论述**：目标专利的技术特征D限定所述MRAM位单元阵列是“均匀的”。根据目标专利说明书[0027]-[0028]段及图3，其含义是指整个高速缓存架构中使用的位单元类型一致（均为MRAM位单元），且阵列的行列结构规则（例如，每列有相同数目的位单元）。对比文件通篇未提及位单元阵列是否“均匀”的问题，也未讨论阵列中位单元的类型一致性或结构规则性。本领域技术人员无法从对比文件中得到或推断出关于“均匀的磁阻随机存取存储器位单元阵列”的任何信息。因此，该技术特征未被公开。 |
| **E：其中所述多个感测放大器的配置是不均匀的，**<br>**未公开** | 对比文件未涉及相关内容。 | **论述**：目标专利的技术特征E限定感测放大器的配置是“不均匀的”。根据目标专利说明书[0027]-[0028]段及图3，其含义是指不同的感测放大器所连接的位单元数量不同（例如，差分感测放大器连接4个位单元，单端感测放大器连接2个位单元），从而在均匀的位单元阵列上形成快慢不同的高速缓存区。这是目标专利实现混合高速缓存性能的关键。对比文件仅公开了混合功能的感测放大器本身（如感测放大器100、150），但完全没有描述或暗示这些感测放大器在存储器阵列中的物理或逻辑配置方式，更没有提及不同感测放大器连接不同数量位单元从而形成“不均匀配置”的概念。因此，该技术特征未被公开。 |
| **F：其中所述第一多个磁阻随机存取存储器位单元中的至少一个磁阻随机存取存储器位单元耦合至所述单端感测放大器，**<br>**未公开** | 对比文件未涉及相关内容。 | **论述**：目标专利的技术特征F限定了特定的连接关系：第一多个MRAM位单元中的至少一个耦合至单端感测放大器。首先，如特征A所述，对比文件未公开MRAM位单元。其次，对比文件虽然公开了感测放大器可以具有电压感测（可对应于单端感测）功能，但并未描述任何具体的位单元（无论是DRAM还是MRAM）与特定类型的感测放大器（单端型）之间的耦合关系。说明书图5及[0033]段仅泛泛提及列电路包含感测放大器，用于感测阵列中的数据。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出“至少一个MRAM位单元耦合至单端感测放大器”这一具体技术方案。因此，该技术特征未被公开。 |
| **G：以及其中所述第二多个磁阻随机存取存储器位单元中的至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器。**<br>**未公开** | 对比文件未涉及相关内容。 | **论述**：目标专利的技术特征G限定了另一特定的连接关系：第二多个MRAM位单元中的至少两个耦合至差分感测放大器。与特征F同理，对比文件既未公开MRAM位单元，也未描述任何位单元与差分感测放大器之间的具体数量耦合关系（“至少两个”）。其电流感测放大器（如图1的10）确实连接两条位线（LIO和LIO_），但这属于差分感测放大器本身的结构需求，并不等同于公开了“至少两个位单元”耦合至一个差分感测放大器。目标专利中该特征旨在构建一个由多个位单元共享一个差分放大器的“快区”。对比文件未揭示此概念。因此，该技术特征未被公开。 |
| **H：其特征在于，所述磁阻随机存取存储器位单元阵列是自旋力矩转移磁阻随机存取存储器阵列。**<br>**未公开** | 对比文件未涉及相关内容。 | **论述**：目标专利的技术特征H是进一步限定MRAM位单元阵列的具体类型为“自旋力矩转移磁阻随机存取存储器(STT-MRAM)阵列”。对比文件涉及的是DRAM、SRAM等传统存储器，完全没有提及任何类型的MRAM，更不用说STT-MRAM这一具体且更先进的MRAM技术。因此，该技术特征未被公开。 |
| **I：其特征在于，所述磁阻随机存取存储器位单元阵列是翻转磁阻随机存取存储器阵列。**<br>**未公开** | 对比文件未涉及相关内容。 | **论述**：目标专利的技术特征I是进一步限定MRAM位单元阵列的具体类型为“翻转磁阻随机存取存储器阵列”。与特征H同理，对比文件未涉及任何MRAM技术，因此该具体类型不可能被公开。 |
| **J：其特征在于，所述单端感测放大器进一步耦合至参考单元。**<br>**隐含公开** | 对比文件说明书第[0021]段：“As known in the art, with one of the lines LIO, LIO_ sensing a memory cell while the other is serving as the reference line...” | **论述**：目标专利的技术特征J限定单端感测放大器进一步耦合至参考单元。对比文件在描述其电流感测放大器10的操作时明确指出，在感测操作中，互补位线LIO和LIO_中的一条用于感测存储单元，另一条则作为参考线（reference line）使用（[0021]段）。在单端感测方案中，感测放大器需要一个参考信号（电压或电流）与被感测单元的读出信号进行比较，这个参考信号通常由一个专用的参考单元或一条作为参考的位线（其连接着参考单元或设置为参考状态）提供。对比文件明确教导了使用一条位线作为“reference line”，这实质上公开了为感测操作提供参考信号的技术手段。尽管对比文件主要描述差分感测，但其关于“reference line”的公开内容，为本领域技术人员在配置单端感测放大器时，将其耦合至一个参考单元（或等效的参考源）提供了明确的教导和启示。因此，技术特征J被对比文件隐含公开。 |
| **K：其特征在于，所述磁阻随机存取存储器位单元阵列中具有耦合至所述单端感测放大器的第一多个磁阻随机存取存储器位单元的部分慢于所述磁阻随机存取存储器位单元阵列中具有耦合至所述差分感测放大器的第二多个磁阻随机存取存储器位单元的部分。**<br>**未公开** | 对比文件未涉及相关内容。 | **论述**：目标专利的技术特征K限定了由不同感测方式（单端 vs. 差分）所导致的高速缓存区性能差异：单端感测部分慢于差分感测部分。这是目标专利实现“混合高速缓存”性能分层（快区/慢区）的直接技术效果。对比文件虽然公开了混合感测放大器可以结合电流感测（通常较快）和电压感测（可能较慢）的优点（参见[0007]段关于平衡检测能力、感测速度和功耗的讨论），但该讨论仅限于单个感放器本身的性能权衡，并未将其扩展应用于整个存储器阵列的架构划分，更没有揭示通过将不同数量的位单元耦合到不同类型感放器上来创建具有不同访问速度的阵列“部分”。因此，对比文件未公开该技术特征。 |
| **L：其中所述混合高速缓存架构被集成到至少一个半导体管芯中。**<br>**隐含公开** | 对比文件说明书第[0002]段：“Embodiments of this invention generally relate to integrated circuit memory devices...” | **论述**：目标专利的技术特征L限定混合高速缓存架构被集成到至少一个半导体管芯中。对比文件在技术领域部分明确其发明涉及“集成电路存储器设备”（integrated circuit memory devices）（[0002]段）。集成电路存储器设备通常制造在半导体管芯上。尽管对比文件没有明确写出“集成到至少一个半导体管芯中”这句话，但本领域技术人员根据公知常识，在阅读对比文件后，能够毫无疑义地理解其公开的存储器设备（如SDRAM 200）是制造在半导体管芯上的集成电路。因此，该技术特征被对比文件隐含公开。 |
<<<B>>><<<C>>>