对比文件名称：2013-02-26_US8384167B_发明授权_US08384167B2 Semiconductor device with field effect transistor and manufacturing method thereof
目标专利名称：277具有高迁移率沟道的半导体器件CN105593985B
本次调用模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A《直接公开》**<br>包括：源极区和漏极区之间的高迁移率沟道 | 对比文件说明书第[0077]段：“In a semiconductor substrate made of n-type silicon (Si) or an n-well of the semiconductor substrate, an n-type SiGe layer having a first width in a channel direction is embedded in a channel forming region CH.”<br>第[0082]段：“P-type source/drain regions SD having p-type extension regions are formed on the semiconductor substrate sandwiching the channel forming region CH.” | 对比文件公开了在源极区和漏极区（SD）之间的沟道形成区域（CH）中嵌入SiGe层。SiGe（硅锗）是本领域公知的高迁移率材料（参见背景技术部分[0004]），其作用是在沟道中提高载流子迁移率，这与目标专利中高迁移率沟道的作用相同。因此，技术特征A被对比文件直接公开。 |
| **技术特征B《直接公开》**<br>其中所述高迁移率沟道基本上延伸栅极的长度 | 对比文件说明书第[0078]段：“a gate electrode G having a region protruding from the forming region of the SiGe layer is formed with a second width wider than the first width.”<br>第[0082]段：“the extension region and the SiGe layer are apart from each other...” | 对比文件明确指出栅电极（G）具有从SiGe层形成区域突出的区域，并且栅电极的第二宽度比SiGe层的第一宽度更宽。这意味着SiGe层（即高迁移率沟道）在沟道方向上的宽度小于栅电极的宽度，但SiGe层基本位于栅电极下方并沿沟道方向延伸。本领域技术人员可以毫无疑义地得出，SiGe层（高迁移率沟道）基本上延伸了栅极的长度。因此，技术特征B被直接公开。 |
| **技术特征C《直接公开》**<br>以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区 | 对比文件说明书第[0082]段：“P-type source/drain regions SD having p-type extension regions are formed...”<br>第[0093]段：“the depletion layer extending from the junction surface between the extension region included in the source/drain region and the semiconductor substrate does not reach the SiGe layer.”<br>图2B显示了扩展区（12）从源/漏区（13）向沟道方向延伸。 | 对比文件中的扩展区（extension regions 12）是p型掺杂区，并且是源极/漏极区（13）的一部分。该扩展区从源极/漏极区朝沟道形成区域（即SiGe层）延伸。这完全对应于目标专利中“从源极区或漏极区朝高迁移率沟道延伸的掺杂区”。因此，技术特征C被直接公开。 |
| **技术特征D《隐含公开》**<br>其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间，使得所述掺杂区不与所述高迁移率接触。 | 对比文件说明书第[0082]段：“the extension region and the SiGe layer are apart from each other so that a depletion layer extending from the junction surface between the extension region and the semiconductor substrate included in the source/drain region SD does not reach the SiGe layer.”<br>第[0141]段：“the transistor is formed so that the depletion layer extending from the junction surface between the extension region included in the source/drain region and the semiconductor substrate does not reach the SiGe layer.” | 对比文件的核心教导之一是扩展区（掺杂区）必须与SiGe层（高迁移率沟道）分开，以确保从扩展区与衬底结表面延伸的耗尽层不会到达SiGe层，从而抑制结泄漏。为了实现“耗尽层不接触SiGe层”，扩展区与SiGe层之间必须存在物理间隔。本领域技术人员根据该教导，结合半导体器件的基本结构（扩展区形成于半导体衬底中），能够毫无疑义地推理出：在扩展区和SiGe层之间，必然存在半导体衬底（即基板）的材料（例如Si），使得两者不直接接触。因此，技术特征D被对比文件隐含公开。 |
| **技术特征E《直接公开》**<br>其特征在于，所述掺杂区从所述源极区朝所述高迁移率沟道延伸。 | 对比文件说明书第[0082]段：“P-type source/drain regions SD having p-type extension regions are formed on the semiconductor substrate sandwiching the channel forming region CH.” | 对比文件公开了源极/漏极区（SD）包含扩展区，并且这些区域位于沟道形成区域的两侧。扩展区是掺杂区，并且从源极区（或漏极区）朝沟道（即SiGe层）延伸。由于源极和漏极在结构上是对称的，从“源极区”朝高迁移率沟道延伸是其中一种必然情况。因此，技术特征E被直接公开。 |
| **技术特征F《直接公开》**<br>其特征在于，所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。 | 同上。 | 理由同技术特征E。源极和漏极在结构上对称，扩展区（掺杂区）同样从漏极区朝高迁移率沟道延伸。因此，技术特征F被直接公开。 |
| **技术特征G《直接公开》**<br>其特征在于，进一步包括栅极，其中所述高迁移率沟道耦合到所述栅极。 | 对比文件说明书第[0078]段：“A gate insulating film is formed on the channel forming region and a gate electrode G...”<br>第[0085]段：“a gate electrode 29 made of metal materials and the like is formed so as to be embedded in the groove for the gate electrode “A” over the gate insulating film 28.”<br>图2B显示栅电极（29）通过栅绝缘膜（28）位于SiGe层（15）上方。 | 对比文件明确公开了栅电极（29）形成在沟道形成区域上方，并通过栅绝缘膜（28）与下方的SiGe层（高迁移率沟道）接触（耦合）。因此，技术特征G被直接公开。 |
| **技术特征H《直接公开》**<br>其特征在于，进一步包括耦合到所述栅极的分隔件，其中所述掺杂区与所述分隔件接触。 | 对比文件说明书第[0084]段：“a pair of sidewall spacers 24 made of a silicon nitride film and the like are formed on the semiconductor substrate 10.”<br>图2B明确显示扩展区（12）位于侧壁间隔件（24）的下方，并与之间接触。 | 对比文件公开了侧壁间隔件（24，即分隔件）形成在栅电极两侧。从图2B可以明确看出，扩展区（12，即掺杂区）位于侧壁间隔件下方，并与其接触。因此，技术特征H被直接公开。 |
| **技术特征I《直接公开》**<br>其特征在于，所述掺杂区与所述源极区或所述漏极区接触，并且其中所述掺杂区与所述基板和分隔件接触。 | 对比文件说明书第[0087]段：“p-type source/drain regions 13 including p-type extension regions 12 are formed...”<br>图2B显示扩展区（12）是源/漏区（13）的一部分，自然与源/漏区接触；扩展区（12）形成于半导体衬底（10）中，与基板接触；同时与侧壁间隔件（24）接触。 | 对比文件中的扩展区（12）是源极/漏极区（13）的组成部分，因此必然与源极区或漏极区接触。扩展区形成于半导体衬底（基板）中，因此与基板接触。如特征H所述，扩展区也与侧壁间隔件（分隔件）接触。因此，技术特征I被直接公开。 |
| **技术特征J《隐含公开》**<br>其特征在于，在所述半导体器件处于导通状态时，所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。 | 对比文件说明书第[0093]-[0099]段，特别是图3及解释：“In the PMOS of the embodiment, the source/drain regions are made of silicon (Si) and the channel forming region CH is made of SiGe... the semiconductor device according to the embodiment is capable of realizing improvement of carrier mobility and the increase of carrier speed in the channel...” | 对比文件详细描述了其能带结构（图3），并明确指出该结构能够实现沟道中载流子迁移率的提高和载流子速度的增加，从而改善晶体管驱动电流。这隐含了在导通状态下，载流子从源极经过沟道（包括高迁移率SiGe层）流向漏极的路径。虽然对比文件未使用“掺杂区与源极区之间的结启用高迁移率载流子路径”的表述，但本领域技术人员结合其公开的器件结构和工作原理（源/漏为Si，沟道为SiGe，且两者分离），可以合理推断出在导通时，载流子从源极区通过扩展区（掺杂区）与源极区的结注入，并经由高迁移率沟道形成高迁移率载流子路径。因此，技术特征J被隐含公开。 |
| **技术特征K《隐含公开》**<br>其特征在于，在所述半导体器件处于截止状态时，所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。 | 对比文件说明书第[0082]、[0141]段：“the extension region and the SiGe layer are apart from each other so that a depletion layer... does not reach the SiGe layer.”<br>第[0011]段提到相关技术中结泄漏导致关断泄漏电流增加的问题。<br>第[0014]段指出本发明目的包括抑制结泄漏。 | 对比文件反复强调其发明目的是通过使扩展区（掺杂区）与SiGe层（高迁移率沟道）分离，来抑制结泄漏（junction leakage），从而降低关断状态下的泄漏电流（off-leakage current）。虽然未明确使用“结提供阻挡层”的表述，但本领域技术人员可以理解，正是由于在掺杂区和高迁移率沟道之间设置了间隔（即基板部分），使得两者之间的结（或耗尽层）无法直接接触高迁移率材料，从而在截止状态时提供了抑制电流泄漏的阻挡效果。这与目标专利说明书中所述“掺杂区与高迁移率沟道之间的结可以提供用于降低或抑制截止状态时的电流泄漏的阻挡层”（[0009]段）作用相同。因此，技术特征K被隐含公开。 |
| **技术特征L《直接公开》**<br>其特征在于，所述基板的所述部分与一分隔件接触，并且其中所述基板包括硅。 | 对比文件说明书第[0082]段：“For example, an element isolation insulating film 11 by a STI... is formed in a semiconductor substrate 10 made of n-type silicon (Si)...”<br>图2A、2B显示侧壁间隔件（24）形成在半导体衬底（10）上，因此衬底（基板）的部分与分隔件接触。 | 对比文件明确公开半导体衬底（10）是硅（Si）基板。并且从图2B可以看出，侧壁间隔件（24，即分隔件）形成在半导体衬底（10）上，因此基板的部分与分隔件接触。因此，技术特征L被直接公开。 |
| **技术特征M《未公开》**<br>其特征在于，所述掺杂区不在所述栅极下延伸。 | 对比文件说明书图2B及其描述显示扩展区（12）具有进入栅电极（29）下方的重叠区域（overlap region）。例如第[0092]段：“In the present embodiment, the extension region 12 has, for example, an overlap region entering beneath the gate electrode 29 as shown in FIG. 2B.” | 对比文件明确且图示了其扩展区（即掺杂区）具有进入栅电极下方的重叠区域。这与技术特征M“掺杂区不在栅极下延伸”的要求正好相反。因此，对比文件没有公开技术特征M。 |
| **技术特征N《隐含公开》**<br>其特征在于，所述高迁移率沟道不在分隔件下延伸。 | 对比文件说明书第[0078]段：“a gate electrode G having a region protruding from the forming region of the SiGe layer is formed with a second width wider than the first width.”<br>图1、2B示意了SiGe层（15）的宽度（第一宽度）小于栅电极（29）的宽度（第二宽度）。 | 对比文件指出栅电极的宽度（第二宽度）比SiGe层（高迁移率沟道）的宽度（第一宽度）更宽。这意味着SiGe层在沟道方向上的两端位于栅电极下方，但未延伸到与栅电极同宽。结合图2B，侧壁间隔件（分隔件）位于栅电极两侧边缘之外，SiGe层的两端止于栅电极下方，因此可以合理推断SiGe层没有延伸到侧壁间隔件（分隔件）下方。因此，技术特征N被对比文件隐含公开。 |
| **技术特征O《直接公开》**<br>其特征在于，所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。 | 对比文件说明书图2B显示扩展区（12）与半导体衬底（10）之间的结表面位于侧壁间隔件（24）下方。第[0093]段提及“the junction surface between the extension region and the semiconductor substrate”。 | 对比文件的图2B清晰地表明，扩展区（12，即掺杂区）与半导体衬底（10，即基板）之间的结（junction surface）位于侧壁间隔件（24，即分隔件）的下方。因此，技术特征O被直接公开。 |
| **技术特征P《直接公开》**<br>其特征在于，所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。 | 对比文件说明书全文描述了一种半导体器件（场效应晶体管）的制造方法及其结构。例如第[0076]段开始描述“半导体器件”。 | 对比文件所描述的整个技术方案就是关于一种半导体器件（晶体管），其必然被制造并集成在半导体晶圆和管芯中。本领域技术人员能够毫无疑义地得出，其所公开的包含SiGe层（高迁移率沟道）和扩展区（掺杂区）的结构是集成在至少一个半导体管芯中的。因此，技术特征P被直接公开。 |
| **技术特征Q《直接公开》**<br>其特征在于，所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。 | 对比文件作为一项半导体器件技术，其应用场景是本领域公知的。任何先进的晶体管技术都可以被集成到各种电子设备中，包括但不限于目标专利所列的设备。 | 虽然对比文件没有明确列举具体的终端设备，但其作为一项改善晶体管性能（提高迁移率、抑制泄漏）的半导体技术，其最终用途必然是应用于各种电子设备和系统。本领域技术人员知晓，此类晶体管是构成集成电路的基础元件，可被广泛集成于移动电话、计算机、通信设备等现代电子设备中。因此，技术特征Q被直接公开。 |
| **技术特征R《直接公开》**<br>其特征在于，所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。 | 同上。 | 理由同技术特征Q。对比文件公开的半导体器件技术可以集成到任何需要集成电路的电子设备中，包括目标专利所列的固定位置或娱乐设备。因此，技术特征R被直接公开。 |
<<<A>>><<<B>>><<<C>>><<<d>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<j>>><<<k>>><<<L>>><<<N>>><<<O>>><<<P>>><<<Q>>><<<R>>>