对比文件名称：JP2000012838A_Description_20260309_2227
目标专利名称：277具有高迁移率沟道的半导体器件CN105593985B
模型名称：DeepSeek
根据目标专利说明书的描述，其核心在于提供一种具有高迁移率沟道的半导体器件，该高迁移率沟道（如Ge、SiGe、III-V材料等）用于在导通状态时提供高电流，但同时通过使掺杂区（如LDD区）与高迁移率沟道之间被基板的一部分（如Si）隔开，以在截止状态时抑制经由高迁移率沟道的电流泄漏。这是一种旨在同时优化导通性能和截止态泄漏特性的特定结构。
对比文件JP2000012838A公开了一种MIS晶体管及其制造方法，其核心在于使用比硅具有更宽带隙的材料（如GaP）作为沟道区域，以提高热电子耐受性并改善亚阈值特性（减少截止态泄漏电流）。其制造方法涉及先形成源/漏区并进行退火，然后通过替换栅工艺形成宽带隙材料沟道。
以下将严格按照目标专利权利要求的技术特征划分进行比对。
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：源极区和漏极区之间的高迁移率沟道《隐含公开》 | 【００１１】本発明に係るＭＩＳ型トランジスタは、ソース・ドレイン領域が不純物を含有したシリコンによって構成され、チャネル領域がシリコンよりも広いエネルギーバンドギャップを有する半導体材料によって構成されていることを特徴とする。<br>【００２６】…ＧａＰのエネルギーバンドギャップは２．２５ｅＶであり、シリコンのエネルギーバンドギャップ（１．１１ｅＶ）に比べて大きい。<br>【００３１】…ＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ等のIII −Ｖ族化合物半導体やＺｎＳｅ、ＺｎＴｅ、ＣｄＴｅ等のII−VI族化合物半導体…を用いることも可能である。 | 目标专利的“高迁移率沟道”旨在提高载流子迁移率以实现高电流，其说明书列举的材料包括Ge、SiGe、III-V材料（如GaAs, InGaAs）、II-VI材料等。对比文件明确其沟道区域（チャネル領域）由比硅带宽更宽的材料构成，并具体例举了GaP、GaAs、InP等III-V族材料以及ZnSe等II-VI族材料，这些材料均属于目标专利所定义的高迁移率材料范畴。对比文件图1(b)(c)、2(f)、3(g)显示，该沟道区域（21）位于源/漏区域（15, 18）之间。因此，对比文件隐含公开了“源极区和漏极区之间的高迁移率沟道”。 |
| **技术特征B**：，其中所述高迁移率沟道基本上延伸栅极的长度《隐含公开》 | 【００１４】代表的な製造方法は…ダミーゲートを除去する工程と、このダミーゲートを除去した領域下に…チャネル領域を形成する工程…を有する。<br>【００２９】…チャネル領域はソース・ドレイン領域に対して自己整合的に形成されるだけでなく、その寸法はダミーゲート電極幅で一意的に規定される… | 对比文件描述了通过先形成虚栅（ダミーゲート），然后去除虚栅并在其下方的区域形成沟道区域（21）的制造方法（见图2(e)(f), 3(g)）。这意味着形成的沟道区域（21）的尺寸（特别是沟道长度）是由先前虚栅的宽度所定义的。本领域技术人员能够毫无疑义地理解，以此方法形成的沟道，其长度将基本上等于最终形成的栅极（23）的长度（因为栅极也是在该区域形成的）。因此，该特征被对比文件隐含公开。 |
| **技术特征C**：以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区《隐含公开》 | 【００１９】…シリコン窒化膜１７のエッチバックを行い、電極パターンの側壁部分をシリコン窒化膜１７で囲む構造にする。さらに、例えばＰ+ イオンをイオン注入し、８５０℃で３０秒の加熱処理を施すことによって、ソース・ドレインとなる拡散層１８を形成する。 | 对比文件描述了在形成侧壁隔层（シリコン窒化膜１７，相当于间隔物）后，进行离子注入形成扩展层（拡散層１８）。该扩展层（18）是在源/漏主区（15）形成之后，以侧壁隔层为掩模形成的，其必然从源/漏主区（15）向栅极下方（即朝未来的沟道区域）延伸，构成轻度掺杂的延伸区，这对应于目标专利中从源/漏区朝沟道延伸的“掺杂区”。因此，该特征被对比文件隐含公开。 |
| **技术特征D**：，其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间，使得所述掺杂区不与所述高迁移率沟道接触。《未公开》 | 【００２２】…シリコン窒化膜１４及び多結晶シリコン膜１３を剥離することによってダミーゲート電極を除去し、さらにその後薄い絶縁膜１２を剥離して、溝部２０を形成する。<br>【００２２】さらに、図２（ｆ）に示すように、ダミーゲート電極を除去した溝部直下のシリコン基板１０をエッチングする。その後、図３（ｇ）に示すように、シリコン基板１０をエッチング除去した領域に、チャネル領域となる…ＧａＰ膜２１を成膜する。 | 这是目标专利的核心区别特征。目标专利强调“基板的一部分位于掺杂区和高迁移率沟道之间”，使得两者物理上不接触，该基板部分（如Si）在截止态起到阻挡泄漏电流的作用。对比文件的工艺是：先去除虚栅和其下的绝缘膜（12）形成凹槽（20），然后进一步蚀刻（エッチング）凹槽底部的硅基板（10）并将其移除，最后在被移除的区域内形成新的沟道材料（如GaP膜21）（参见图2(f), 3(g)）。这意味着新的沟道材料（21）直接填充在原来硅基板被蚀刻掉的位置，并与侧壁的硅基板（其中包含扩展层18）相邻接。从图示结构看，掺杂区（扩展层18）的末端（结）很可能与高迁移率沟道（21）直接相邻，中间没有保留“基板的一部分”作为间隔。对比文件全文也未提及保留部分基板材料介于两者之间的意图或效果。因此，对比文件没有公开该特征。 |
| **技术特征E**：其特征在于，所述掺杂区从所述源极区朝所述高迁移率沟道延伸。《隐含公开》 | 【００１９】…ソース・ドレインとなる拡散層１８を形成する。 | 如特征C所述，扩展层（18）是从源/漏区形成的。由于晶体管具有对称性，扩展层（18）既从源区延伸，也从漏区延伸。因此，它必然包括“从所述源极区朝所述高迁移率沟道延伸”的情形。该特征被隐含公开。 |
| **技术特征F**：其特征在于，所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。《隐含公开》 | 【００１９】…ソース・ドレインとなる拡散層１８を形成する。 | 同理，扩展层（18）也从漏区延伸。该特征被隐含公开。 |
| **技术特征G**：其特征在于，进一步包括栅极，其中所述高迁移率沟道耦合到所述栅极。《直接公开》 | 【００２５】…ゲート絶縁膜２２として…Ｔａ2 Ｏ5 膜を堆積し、その後ゲート電極２３として…Ａｌ膜を堆積する。<br>図３（ｈ） | 对比文件明确公开了在沟道区域（21）上通过栅绝缘膜（22）形成栅电极（23）。因此，高迁移率沟道（21）通过栅绝缘膜（22）耦合到栅极（23）。该特征被直接公开。 |
| **技术特征H**：其特征在于，进一步包括耦合到所述栅极的分隔件，其中所述掺杂区与所述分隔件接触。《隐含公开》 | 【００１９】シリコン窒化膜１７のエッチバックを行い、電極パターンの側壁部分をシリコン窒化膜１７で囲む構造にする。 | 对比文件中的“シリコン窒化膜１７”通过回刻形成在虚栅侧壁，其作用相当于侧墙或间隔物（spacer）。在后续工艺中，虚栅被移除并替换为真正的栅极（22, 23），该间隔物（17）保留并位于最终栅极堆叠的侧壁，即“耦合到所述栅极”。同时，该间隔物（17）在形成时作为掩模定义了扩展层（18）的边界，因此扩展层（18）的横向末端位于该间隔物下方，与间隔物（17）接触。该特征被隐含公开。 |
| **技术特征I**：其特征在于，所述掺杂区与所述源极区或所述漏极区接触，并且其中所述掺杂区与所述基板和分隔件接触。《隐含公开》 | 【００１８】…ソース・ドレインとなる拡散層１５を形成する。<br>【００１９】…ソース・ドレインとなる拡散層１８を形成する。<br>【００１９】シリコン窒化膜１７のエッチバックを行い、電極パターンの側壁部分をシリコン窒化膜１７で囲む構造にする。 | 扩展层（18）是源/漏主区（15）的延伸，必然与源/漏主区接触。扩展层（18）形成于硅基板（10）中，因此与基板接触。如特征H所述，扩展层（18）的形成以间隔物（17）为掩模，其末端与间隔物（17）接触。因此，该特征被隐含公开。 |
| **技术特征J**：其特征在于，在所述半导体器件处于导通状态时，所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。《未公开》 | 【００２８】…ソース領域からチャネル領域へ注入される電子に対し、伝導帯側に（△Ｅｃ＋ＶSi＋ＶGaP ）分だけのエネルギー障壁があるため、ゲートバイアスゼロ時に電子は熱励起だけではその障壁を越えることができない。よって、サブスレショルド特性を向上させることができる。 | 目标专利此特征描述的是导通状态下载流子通过掺杂区与源/漏区之间的结注入到高迁移率沟道的路径。而对比文件【００２８】讨论的是在栅偏压为零（截止状态）时，由于宽带隙沟道材料带来的能量势垒（△Ｅｃ），阻止了载流子从源区向沟道的热激发注入，从而改善亚阈值特性。对比文件并未明确描述或强调在导通状态下，掺杂区与源/漏区之间的结对于启用“高迁移率载流子路径”的具体作用。其导通机制是常规的栅控反型层形成。因此，对比文件未公开此功能性限定特征。 |
| **技术特征K**：其特征在于，在所述半导体器件处于截止状态时，所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。《未公开》 | 【００２８】…ソース領域からチャネル領域へ注入される電子に対し、伝導帯側に（△Ｅｃ＋ＶSi＋ＶGaP ）分だけのエネルギー障壁があるため、ゲートバイアスゼロ時に電子は熱励起だけではその障壁を越えることができない。よって、サブスレショルド特性を向上させることができる。 | 目标专利此特征强调“掺杂区与高迁移率沟道之间的结”提供阻挡层，其物理基础是两者被基板部分隔开。如特征D所述，对比文件的结构可能不存在这样的间隔，因此也不存在目标专利所特指的“掺杂区与高迁移率沟道之间的结”。对比文件【００２８】描述的抑制泄漏电流的机制，是由于宽带隙沟道材料（GaP）与硅源/漏区之间固有的能带偏移（△Ｅｃ）形成的能量势垒，这与目标专利通过结构隔离形成结作为阻挡层的机制不同。因此，对比文件未公开此特征。 |
| **技术特征L**：其特征在于，所述基板的所述部分与一分隔件接触，并且其中所述基板包括硅。《未公开》 | 【００２２】…ダミーゲート電極を除去した溝部直下のシリコン基板１０をエッチングする。 | 如特征D所述，对比文件在形成高迁移率沟道（21）前，蚀刻移除了虚栅下方区域的硅基板（10）。因此，在最终结构中，位于掺杂区（18）和高迁移率沟道（21）之间的“基板的一部分”并不存在，更谈不上该部分与分隔件接触。虽然对比文件的基板（10）整体是硅，但目标专利特指的“所述基板的所述部分”这一结构特征未被公开。 |
| **技术特征M**：其特征在于，所述掺杂区不在所述栅极下延伸。《隐含公开》 | 【００１９】シリコン窒化膜１７のエッチバックを行い、電極パターンの側壁部分をシリコン窒化膜１７で囲む構造にする。さらに、例えばＰ+ イオンをイオン注入し…ソース・ドレインとなる拡散層１８を形成する。 | 对比文件中，扩展层（18）是以侧壁隔层（17）为掩模进行离子注入形成的。在替换栅工艺后，该侧壁隔层（17）位于最终栅极的侧壁。因此，扩展层（18）的横向延伸受限于隔层（17）的内边缘，其末端位于栅极正下方之外，即“不在所述栅极下延伸”。该特征被隐含公开。 |
| **技术特征N**：其特征在于，所述高迁移率沟道不在分隔件下延伸。《未公开》 | 【００２２】…ダミーゲート電極を除去した溝部直下のシリコン基板１０をエッチングする。その後、図３（ｇ）に示すように、シリコン基板１０をエッチング除去した領域に、チャネル領域となる…ＧａＰ膜２１を成膜する。 | 根据对比文件的工艺，沟道材料（21）是外延生长在蚀刻出的凹槽内的。凹槽的宽度由去除的虚栅宽度定义，而虚栅的宽度小于包含侧墙（17）在内的整体结构的宽度。因此，生长的沟道材料（21）很可能被限制在凹槽内，其边缘位于侧墙（17）下方之外，即“不在分隔件下延伸”。从图3(g)示意图看，沟道21的宽度似乎小于侧墙17的间距。然而，对比文件【0031】提到也可以通过全面沉积再回刻的方法形成沟道膜，这可能导致沟道材料存在于侧墙下。因此，对比文件并未明确、必然地教导“高迁移率沟道不在分隔件下延伸”，该特征未被公开。 |
| **技术特征O**：其特征在于，所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。《未公开》 | 无相应描述。 | 该特征依赖于“基板的一部分”存在于掺杂区和高迁移率沟道之间（特征D）。如特征D和L所述，对比文件未公开该中间基板部分，因此自然也谈不上该部分与掺杂区之间的结的位置。该特征未被公开。 |
| **技术特征P**：其特征在于，所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。《隐含公开》 | 全文描述了一种晶体管制造方法。 | 对比文件描述的是在半导体基板（10）上制造MIS晶体管的方法，其形成的包含高迁移率沟道（21）和掺杂区（18）的结构，必然被集成在通过切割晶圆得到的半导体管芯中。这是本领域技术人员的公知常识和必然结果。该特征被隐含公开。 |
| **技术特征Q**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。《未公开》 | 无相应描述。 | 对比文件仅涉及晶体管本身的结构和制造，未提及将其集成到任何具体的终端设备或产品中。该特征未被公开。 |
| **技术特征R**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。《未公开》 | 无相应描述。 | 同上，对比文件未提及将其集成到任何具体的终端设备或产品中。该特征未被公开。 |
### 直接公开判断
根据以上分析，技术特征G被对比文件直接公开。
### 隐含公开判断
根据以上分析，技术特征A、B、C、E、F、H、I、M、P被对比文件隐含公开。
### 输出格式
根据分析结果，在结尾插入对应代码。
<<<G>>><<<a>>><<<b>>><<<c>>><<<e>>><<<f>>><<<h>>><<<i>>><<<m>>><<<p>>>