对比文件名称：2011-02-24_US2011042758A_发明申请_US20110042758A1 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
目标专利名称：277具有高迁移率沟道的半导体器件CN105593985B
本次调用的模型名称：DeepSeek
作为资深专利代理师，我将严格按照目标专利权利要求的技术特征划分进行比对，并结合目标专利说明书原文对技术特征进行解释，评估对比文件的公开性。
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：源极区和漏极区之间的高迁移率沟道《直接公开》 | [0004] In order to alleviate the situation, attention is focused on high mobility channel materials, for example, strained Si, SiGe, Ge and the like.<br>[0073] In a semiconductor substrate made of n-type silicon (Si) or an n-well of the semiconductor substrate, an n-type SiGe layer having a first width in a channel direction is embedded in a channel forming region CH.<br>[0079] an n-type SiGe layer 15 having the first width in the channel direction is embedded therein. | **直接公开**。目标专利中“高迁移率沟道”指由锗(Ge)、SiGe、III-V材料等构成的沟道，用于提高载流子迁移率（参见说明书[0045]）。对比文件明确公开了在沟道形成区域（位于源/漏区之间）嵌入SiGe层（一种高迁移率材料）作为沟道（例如[0073], [0079]）。该SiGe层在对比文件中同样用于提高载流子迁移率和速度（参见[0004], [0089]-[0090]），作用与目标专利相同。因此，本领域技术人员能毫无疑义地得出对比文件公开了“源极区和漏极区之间的高迁移率沟道”这一技术特征。 |
| **技术特征B**：，其中所述高迁移率沟道基本上延伸栅极的长度《未公开》 | [0074] A gate insulating film is formed on the channel forming region and a gate electrode G having a region protruding from the forming region of the SiGe layer is formed with a second width wider than the first width.<br>[0094] the gate electrode is formed with the second width wider than the first width of the SiGe layer at the region protruding from the forming region of the SiGe layer. | **未公开**。目标专利中“高迁移率沟道基本上延伸栅极的长度”指沟道长度与栅极长度基本相等（参见说明书[0046]）。对比文件明确教导了相反的结构：栅电极的宽度（第二宽度）**宽于**SiGe层（高迁移率沟道）的宽度（第一宽度），栅电极在SiGe层的形成区域上方具有突出的区域（参见[0074], [0094]）。这意味着SiGe沟道并未延伸栅极的整个长度。因此，对比文件既未直接公开也未隐含公开该特征。 |
| **技术特征C**：以及从所述源极区或所述漏极区朝所述高迁移率沟道延伸的掺杂区《直接公开》 | [0075] P-type source/drain regions SD having p-type extension regions are formed on the semiconductor substrate sandwiching the channel forming region CH.<br>[0083] p-type source/drain regions 13 including p-type extension regions 12 are formed at regions sandwiching the SiGe layer 15...<br>[0095] the extension region included in the source/drain region | **直接公开**。目标专利的“掺杂区”是从源/漏区朝高迁移率沟道延伸的掺杂区域（参见说明书[0044], [0048]）。对比文件明确公开了源/漏区包括扩展区域（extension regions），该扩展区域从源/漏区朝沟道方向（即SiGe层）延伸（参见[0075], [0083]）。对比文件强调该扩展区域与SiGe层是分开的（参见[0095]），这正符合“朝…延伸”的表述。因此，该特征被直接公开。 |
| **技术特征D**：，其中基板的一部分位于所述掺杂区和所述高迁移率沟道之间，使得所述掺杂区不与所述高迁移率沟道接触。《直接公开》 | [0077] the extension region and the SiGe layer are apart from each other so that a depletion layer extending from a junction surface between the extension region and the semiconductor substrate included in the source/drain region SD does not reach the SiGe layer.<br>[0095] the transistor is formed so that the depletion layer extending from the junction surface between the extension region included in the source/drain region and the semiconductor substrate does not reach the SiGe layer. | **直接公开**。目标专利该特征的核心在于掺杂区与高迁移率沟道被基板的一部分隔开而不接触，以抑制泄漏（参见说明书[0047], [0051]）。对比文件的核心发明点正是要求扩展区域（相当于掺杂区）与SiGe层（相当于高迁移率沟道）分开，使得从扩展区域与半导体衬底（即基板）之间的结延伸出的耗尽层不能到达SiGe层（参见[0077], [0095]）。这意味着在扩展区域和SiGe层之间必然存在未耗尽的半导体衬底（基板）材料，从而物理上将两者隔开并防止接触。作用完全相同，均为抑制结泄漏。因此，该特征被直接公开。 |
| **技术特征E**：其特征在于，所述掺杂区从所述源极区朝所述高迁移率沟道延伸。《直接公开》 | [0075] P-type source/drain regions SD having p-type extension regions are formed on the semiconductor substrate sandwiching the channel forming region CH. | **直接公开**。如特征C所述，对比文件公开了源/漏区具有朝沟道方向（即SiGe层）延伸的扩展区域。由于源/漏区是对称的，扩展区域自然包括从源极区朝高迁移率沟道延伸的部分。该特征已被对比文件整体公开的技术方案所必然包含。 |
| **技术特征F**：其特征在于，所述掺杂区从所述漏极区朝所述高迁移率沟道延伸。《直接公开》 | [0075] P-type source/drain regions SD having p-type extension regions are formed on the semiconductor substrate sandwiching the channel forming region CH. | **直接公开**。同理，对比文件公开的对称结构中，扩展区域也包括从漏极区朝高迁移率沟道延伸的部分。该特征已被对比文件整体公开的技术方案所必然包含。 |
| **技术特征G**：其特征在于，进一步包括栅极，其中所述高迁移率沟道耦合到所述栅极。《直接公开》 | [0074] A gate insulating film is formed on the channel forming region and a gate electrode G...<br>[0081] A gate insulating film 28... is formed so as to cover an inner wall surface of the groove for the gate electrode “A” including the bottom thereof.<br>[0082] agate electrode 29 ... is formed so as to be embedded in the groove for the gate electrode “A” over the gate insulating film 28. | **直接公开**。目标专利中栅极与高迁移率沟道接触（参见说明书[0046]）。对比文件明确公开了在沟道形成区域（包含SiGe层）上形成栅绝缘膜和栅电极（参见[0074], [0081], [0082]）。SiGe层位于栅电极正下方的沟道区域，通过栅绝缘膜与栅电极耦合。因此，该特征被直接公开。 |
| **技术特征H**：其特征在于，进一步包括耦合到所述栅极的分隔件，其中所述掺杂区与所述分隔件接触。《直接公开》 | [0080] a pair of sidewall spacers 24 ... are formed on the semiconductor substrate 10.<br>[0083] p-type source/drain regions 13 including p-type extension regions 12 are formed at regions sandwiching the SiGe layer 15 to be the channel forming region including at least parts under the sidewall spacers 24 on the semiconductor substrate 10. | **直接公开**。目标专利中的“分隔件”耦合到栅极两侧（参见说明书[0046]）。对比文件公开了在栅极两侧形成的侧壁间隔物（sidewall spacers 24）（参见[0080]），并且扩展区域（相当于掺杂区）形成在半导体衬底上，并至少部分位于侧壁间隔物之下（参见[0083]，“including at least parts under the sidewall spacers 24”）。这意味着扩展区域与侧壁间隔物相接触。因此，该特征被直接公开。 |
| **技术特征I**：其特征在于，所述掺杂区与所述源极区或所述漏极区接触，并且其中所述掺杂区与所述基板和分隔件接触。《直接公开》 | [0083] p-type source/drain regions 13 including p-type extension regions 12 are formed ...<br>[0080] a pair of sidewall spacers 24 ... are formed on the semiconductor substrate 10.<br>（结合[0083]中扩展区域位于侧壁间隔物之下和半导体衬底上的描述） | **直接公开**。目标专利该特征限定了掺杂区与相邻部件的接触关系。对比文件中，扩展区域（extension regions 12）是源/漏区（13）的一部分（“[source/drain regions] including ... extension regions”），因此自然与源极区或漏极区（即其自身所属的源/漏区）接触。同时，如特征H所述，扩展区域位于半导体衬底（基板）上且至少部分在侧壁间隔物之下，必然与基板和分隔件接触。因此，该特征被直接公开。 |
| **技术特征J**：其特征在于，在所述半导体器件处于导通状态时，所述掺杂区与所述源极区或所述漏极区之间的结启用从所述源极区到所述漏极区的高迁移率载流子路径。《未公开》 | [0090] ...the semiconductor device according to the embodiment is capable of realizing improvement of carrier mobility and the increase of carrier speed in the channel...<br>[0093] ...speed of carrier injection is increased there. | **未公开**。目标专利该特征描述了在导通状态下，掺杂区与源/漏区之间的结（即特征I中描述的接触界面）对启用高迁移率载流子路径的具体作用（参见说明书[0050]）。对比文件虽然整体上提到了提高载流子迁移率和注入速度（参见[0090], [0093]），但并未明确描述或暗示“掺杂区与源极区或漏极区之间的结”这一特定结在导通状态时对启用载流子路径的作用。对比文件关注的是扩展区域与SiGe层之间的分离以防止泄漏，而非该特定结的导通功能。因此，该特征未被公开。 |
| **技术特征K**：其特征在于，在所述半导体器件处于截止状态时，所述掺杂区与所述高迁移率沟道之间的结提供用于抑制电流泄漏的阻挡层。《直接公开》 | [0011] ...it is difficult to suppress junction leakage due to the narrower band gap as compared with Si. As a result, the junction leakage leads to increase of off-leakage current...<br>[0077] ...the extension region and the SiGe layer are apart from each other so that a depletion layer extending from a junction surface ... does not reach the SiGe layer.<br>[0095] ...while suppressing junction leakage due to the narrow band gap... | **直接公开**。目标专利该特征描述了在截止状态下，掺杂区与高迁移率沟道之间的结构（通过中间基板材料形成的结）起到抑制泄漏的作用（参见说明书[0051]）。这正是对比文件发明所要解决的核心问题及其技术手段。对比文件明确指出现有技术中结泄漏导致截止态泄漏电流（off-leakage current）增加的问题（参见[0011]），并通过使扩展区域与SiGe层分离，确保耗尽层不到达SiGe层来抑制结泄漏（参见[0077], [0095]）。这种分离结构本身即在扩展区与SiGe层之间形成了由半导体衬底材料构成的“阻挡层”，作用完全相同。因此，该特征被直接公开。 |
| **技术特征L**：其特征在于，所述基板的所述部分与一分隔件接触，并且其中所述基板包括硅。《直接公开》 | [0079] ...in a semiconductor substrate 10 made of n-type silicon (Si)...<br>[0080] a pair of sidewall spacers 24 made of a silicon nitride film and the like are formed on the semiconductor substrate 10. | **直接公开**。对比文件明确公开半导体衬底（即基板）由硅（Si）构成（参见[0079]），并且侧壁间隔物（分隔件）形成在该半导体衬底上（参见[0080]）。位于扩展区域与SiGe层之间的基板部分，作为衬底的一部分，自然与形成在其上的侧壁间隔物接触。因此，该特征被直接公开。 |
| **技术特征M**：其特征在于，所述掺杂区不在所述栅极下延伸。《未公开》 | [0126] ...the extension region 12 has, for example, an overlap region entering beneath the gate electrode 29 as shown in FIG. 2B. | **未公开**。目标专利中该特征可能是一种实施方式（参见说明书[0046] “掺杂区192可以不与高迁移率沟道188接触” 及图示）。然而，对比文件明确公开了扩展区域（相当于掺杂区）具有与栅电极重叠的区域（overlap region），即延伸至栅极下方（参见[0126]及图2B）。这与特征M的限定相反。因此，该特征未被公开。 |
| **技术特征N**：其特征在于，所述高迁移率沟道不在分隔件下延伸。《直接公开》 | [0074] ...a gate electrode G having a region protruding from the forming region of the SiGe layer...<br>[0080] a pair of sidewall spacers 24 ... are formed on the semiconductor substrate 10.<br>（结合图1、2A布局，侧壁间隔物位于栅电极突出于SiGe层的区域下方） | **直接公开**。目标专利中该特征是一种可能的实施方式（参见说明书[0046]）。对比文件中，SiGe层（高迁移率沟道）具有第一宽度，而栅电极具有更宽的第二宽度，并在SiGe层两侧突出（参见[0074]）。侧壁间隔物形成在栅电极两侧的半导体衬底上，覆盖栅电极的突出区域。因此，SiGe层仅位于栅电极正下方的中心区域，而不在更外侧的侧壁间隔物下方延伸。该结构隐含了“高迁移率沟道不在分隔件下延伸”。因此，该特征被隐含公开。 |
| **技术特征O**：其特征在于，所述基板的所述部分与所述掺杂区之间的结位于分隔件之下。《直接公开》 | [0083] p-type source/drain regions 13 including p-type extension regions 12 are formed ... including at least parts under the sidewall spacers 24 on the semiconductor substrate 10. | **直接公开**。目标专利中结142位于分隔件之下（参见说明书[0047]，图1）。对比文件明确公开扩展区域（相当于掺杂区）至少部分位于侧壁间隔物（分隔件）之下（参见[0083]）。扩展区域与半导体衬底（基板）之间的结自然位于扩展区域所在的相同位置，即至少部分位于侧壁间隔物之下。因此，该特征被直接公开。 |
| **技术特征P**：其特征在于，所述高迁移率沟道和所述掺杂区被集成在至少一个半导体管芯中。《未公开》 | （对比文件全文未提及“半导体管芯”或类似的集成封装概念） | **未公开**。该特征涉及将器件结构集成到半导体管芯中，属于后端的封装或集成应用描述。对比文件仅涉及半导体器件本身的结构和制造方法，未提及“管芯”这一封装或集成层面的概念。因此，该特征既未被直接公开，也未被隐含公开。 |
| **技术特征Q**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到移动电话、蜂窝电话、便携式计算机、无线电装置、卫星无线电装置、通信设备、便携式音乐播放器、便携式数字视频播放器、导航设备、个人数字助理(PDA)、移动位置数据单元、或其组合中。《未公开》 | （对比文件全文未提及任何具体的电子设备应用） | **未公开**。该特征限定了半导体器件的具体应用领域。对比文件作为一份关于半导体器件结构本身的专利文献，未提及将其集成到任何具体的终端电子设备中。因此，该特征未被公开。 |
| **技术特征R**：其特征在于，所述高迁移率沟道和所述掺杂区被集成到机顶盒、娱乐单元、固定位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或其组合中。《未公开》 | （对比文件全文未提及任何具体的电子设备应用） | **未公开**。同理，该特征限定了另一组具体的应用领域。对比文件未提及任何相关应用，因此该特征未被公开。 |
### 结论
根据以上比对分析，对比文件US20110042758A1直接公开了目标专利权利要求中的技术特征A、C、D、E、F、G、H、I、K、L、O，并隐含公开了技术特征N。其余技术特征B、J、M、P、Q、R未被对比文件公开。
<<<A>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<K>>><<<L>>><<<O>>><<<n>>>