对比文件名称：2009-03-26_JP2009065633A_发明专利_JP2009065633A Semiconductor device and drive method therefor
目标专利名称：包括占空比校正的时钟倍频器CN105493403B
本次调用模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A《直接公开》** | 说明书第[2]段：“デューティ比補正部１０は、入力された第１クロックＣＬＫＩＮ及び第２クロックＣＬＫＩＮＢを受信し、デューティ比が補正されたデューティ比補正クロックＣＬＫ、ＣＬＫＢを生成する。” <br> 说明书第[2]段：“デューティ補正ブロック１０００は、デューティ比検出部２００と、デューティ比補正部３００とを備える。… デューティ比補正部３００は、第１クロックＣＬＫ及び第２クロックＣＬＫＢを受信し、第１補正値Ａ及び第２補正値Ｂに基づいてデューティ比を補正し、デューティ比が補正された第１出力クロックＣＬＫ'及び第２出力クロックＣＬＫＢ'を出力する。” | 对比文件明确公开了“占空比校正部”（デューティ比補正部），其接收输入时钟信号（第１クロックＣＬＫ及第２クロックＣＬＫＢ），并输出经占空比校正的时钟信号（デューティ比が補正された第１出力クロックＣＬＫ'及び第２出力クロックＣＬＫＢ'）。这与目标专利权利要求中“占空比校正电路，被配置用于接收输入时钟信号并且传输经校正的时钟信号”的技术特征完全相同，都是接收输入时钟并输出校正后时钟的电路模块。因此，技术特征A被对比文件直接公开。 |
| **技术特征B《未公开》** | 说明书第[2]段及图2-5：描述了占空比校正电路的具体结构，包括占空比检测部200和占空比校正部300。其工作原理是基于检测两个输出时钟（CLK‘和CLKB’）的上升沿之间的间隔（相位差），生成校正信号（HP_UP， HP_DN），并将该信号转换为校正值（A， B）存储在电容器（C1， C2）上，再利用这些校正值去分别调整两个输出路径中晶体管的导通时间或电流，从而使两个输出时钟的相位差达到180度。 | 目标专利的特征B限定了占空比校正电路包含“第一电路”，该电路在输入时钟的第一周期“传输输出电压”，在第二周期“校正所述第一电路的电流失配”。根据目标专利说明书[0037]-[0039]段及图2A的详细描述，这是指一种交替工作和校正的特定架构：两个电荷泵（第一电路和第二电路）在输入时钟的交替周期内，一个负责驱动输出电压（VCP），另一个则利用该周期校正自身的上拉/下拉电流失配。对比文件的校正机制完全不同：其两个校正路径（对应CLK和CLKB）是同时工作的，其“校正”动作是基于对最终输出时钟相位差的检测和反馈，来调整各自路径的驱动能力（占空比），以实现180度相位差。对比文件没有公开任何一个电路在某个周期“传输输出电压”而在另一个周期“校正自身电流失配”这种分时复用、交替校正的特定工作模式。因此，技术特征B未被对比文件直接公开或隐含公开。 |
| **技术特征C《未公开》** | 说明书第[2]段及图4：描述了占空比检测部200的电路，包括基准电流生成部210、第一充放电部220和第二充放电部230。其中，充放电部包含开关晶体管（T6， T15等）和提供偏置电流的晶体管（T9， T12等），用于根据校正信号（HP_UP， HP_DN）对电容器（C1， C2）进行充放电，从而产生校正电压（A， B）。 | 目标专利的特征C是对特征B中“第一电路”的进一步限定，明确指出该电路包括“差分成对的晶体管，用于将参考电压与跨被配置用于在所述第二周期期间接收第一电流和第二电流的电容器的电压进行比较”。根据目标专利说明书[0038]-[0039]段及图2A，这是指电荷泵202（第一电路）中的GM级，即由晶体管M9和M10组成的差分对，在电荷泵202处于校正周期（奇数周期）时，将参考电压VREF与电容器CUD1上的电压进行比较，并产生校正电流来调整电荷泵202的上拉电流。对比文件的电路中，虽然使用了晶体管，但并未公开用于比较参考电压和电容器电压的“差分成对的晶体管”结构。其电容器（C1， C2）上的电压是校正信号积分的结果，用于直接控制输出级晶体管的驱动能力，而不是与一个固定的参考电压通过差分对进行比较来产生校正电流。两者的校正原理和电路结构存在本质差异。因此，技术特征C未被对比文件直接公开或隐含公开。 |
| **技术特征D《未公开》** | 说明书第[2]段及图2-5：如特征B论述所述，对比文件公开了两个对称的校正路径，但未公开交替工作和校正的机制。 | 技术特征D与特征B对称，限定了“第二电路”在第二周期传输输出电压，在第一周期校正自身电流失配。基于与特征B相同的理由，对比文件的校正电路不具备这种在时间上交替进行“驱动输出”和“失配校正”的特定工作模式。因此，技术特征D未被对比文件直接公开或隐含公开。 |
| **技术特征E《未公开》** | 说明书第[2]段及图7：对比文件全文描述的是一个占空比校正电路（デューティ補正回路），其输出即为最终使用的、占空比和相位差被校正后的时钟信号（CLK‘， CLKB’）。图7虽然将占空比校正电路18置于DLL电路中，但其输出直接供给数据输出块19使用，并未提及在占空比校正电路之后还有一个独立的“时钟发生器”模块来对校正后的时钟进行进一步处理以产生新的输出时钟。 | 目标专利的特征E明确限定还包括一个独立的“时钟发生器，用于接收经校正的时钟信号并且产生输出时钟”。根据目标专利说明书[0041]-[0045]段及图3A、图4，该时钟发生器（300/404）是一个独立的电路模块，它接收来自占空比校正器（200/402）的经校正时钟信号ckdcc，并产生频率倍增（例如倍频）的输出时钟ck2x。对比文件所公开的装置，其占空比校正电路的输出即是最终的时钟信号，不存在一个接收校正时钟并产生另一个（例如倍频）输出时钟的独立“时钟发生器”模块。因此，技术特征E未被对比文件直接公开或隐含公开。 |
| **技术特征F《未公开》** | 说明书第[2]段及图4：描述了电容器C1和C2，其作用是存储与校正信号对应的电荷量，以生成校正值A和B。 | 目标专利的特征F“输出电容器”根据说明书[0037]-[0039]段及图2A，指的是连接在节点M和MM之间的电容器kCINT，该电容器在每个周期（无论奇数还是偶数）都会接收由当前处于“驱动”状态的电荷泵所产生的输出电压VCP。这是一个用于积分生成控制电压的“输出”电容器。对比文件中的电容器C1和C2功能是存储校正量，而非直接接收并积分由电荷泵驱动的“输出电压”。两者功能不同，且对比文件未公开目标专利中那种被两个电荷泵交替驱动、用于产生控制电压VCP的“输出电容器”。因此，技术特征F未被对比文件直接公开或隐含公开。 |
| **技术特征G《未公开》** | 说明书第[2]段：“したがって、デューティ比補正部３００において、第１補正値Ａ及び第２補正値Ｂに基づいて第１クロックＣＬＫ及び第２クロックＣＬＫＢのデューティ比を補正すると、第１出力クロックＣＬＫ'及び第２出力クロックＣＬＫＢ'の位相差は１８０度になる。” | 对比文件追求的输出时钟特性是两个互补时钟之间具有180度的相位差，这隐含了每个时钟的占空比应为50%。因此，对比文件公开了输出时钟具有50%占空比（或等效效果）。然而，目标专利特征G明确限定输出时钟“相对于经校正的时钟信号的频率增大的频率”，即具有倍频效果。这是由权利要求中特征E所限定的独立“时钟发生器”实现的。如特征E论述，对比文件完全没有公开任何频率倍增的机制或结构。因此，技术特征G中的“50%占空比”可能被隐含公开，但“频率增大”这一关键限定未被公开。作为一个整体技术特征，特征G未被对比文件公开。 |
| **技术特征H《未公开》** | 说明书第[2]段及图2-5：描述了从输出时钟CLK‘， CLKB’检测相位差，生成校正信号HP_UP， HP_DN，进而控制充放电电路改变电容器C1， C2上的电压（校正值A， B），再反馈回去调整输出级晶体管（T19， T20）的导通时间或电流的完整回路。这是一个反馈控制回路。 | 目标专利的特征H“反馈回路”根据说明书[0038]-[0039]段，特指在电荷泵校正周期内，通过差分成对的晶体管（GM级）比较参考电压VREF和校正电容器（CUD1或CUD2）上的电压，并在电压不同时产生校正电流来调整电荷泵电流的回路。对比文件确实存在一个反馈回路，但其工作原理和结构完全不同：它检测的是两个输出时钟的**时间间隔（相位差）**，通过脉冲信号控制对电容器的**充放电**来生成校正电压，进而控制输出级的**驱动强度**。而目标专利的反馈回路检测的是**电压差**（参考电压 vs 电容器电压），通过**差分对和电流镜**产生**校正电流**来直接**匹配上下拉电流**。两者反馈的物理量、检测方式、校正对象和实现电路均存在显著差异。因此，虽然对比文件有反馈的概念，但未公开目标专利所限定的这种特定结构的“反馈回路”。技术特征H未被对比文件直接公开或隐含公开。 |
<<<A>>>