对比文件名称：2012-04-03_US8149031B_发明授权_US08149031B1 Duty-cycle feedback charge pump
目标专利名称：包括占空比校正的时钟倍频器CN105493403B
本次调用模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：占空比校正电路，被配置用于接收输入时钟信号并且传输经校正的时钟信号，《直接公开》 | 说明书第[0042]段：“phase detector (PD) 802 having a first input on line 804 to accept a data signal having a first frequency and a second input on line 806 to accept a reference clock having the first frequency. The PD 802 has an output on line 808 to supply a phase detector signal with a change in duty cycle proportional to a change in phase difference between the data signal and the reference clock.” 说明书第[0051]段：“Considering, either the charge pump of FIG. 9 or 10, the phase detector 802 supplies a square-wave phase detector signal on line 808 with a 50% duty cycle...” | 对比文件公开了相位检测器（PD）802，其接收数据信号（data signal）和参考时钟（reference clock），并输出一个占空比与输入信号间相位差成比例的相位检测器信号（phase detector signal）。当相位正交时，该信号为50%占空比的方波（说明书第[0051]段）。该相位检测器信号本质上就是一个经占空比校正的输出信号（目标是50%占空比）。因此，相位检测器802构成了一个“被配置用于接收输入时钟信号并且传输经校正的时钟信号”的占空比校正电路。技术特征A被对比文件直接公开。 |
| **技术特征B**：所述占空比校正电路包括：第一电路，用于在所述输入时钟信号的第一周期期间传输输出电压并且在所述输入时钟信号的第二周期期间校正所述第一电路的电流失配，《未公开》 | 说明书第[0042]段：“A charge pump 810, which may also be referred to as a charge pump set, includes a reference charge pump 812 having an input interface on line to accept the phase detector signal, an interface on line 814 to accept a duty-cycle feedback signal, and an interface on line 816 to supply a control voltage. A replica charge pump 818 has an interface on line 808 to accept the phase detector signal and an interface on line 814 to supply the duty-cycle feedback signal.” 说明书第[0047]-[0049]段（对应图11-12），描述了参考电荷泵和复制电荷泵的具体电路。 | 对比文件公开的占空比校正电路（由PD 802、参考电荷泵812和复制电荷泵818组成）中，参考电荷泵812在相位检测器信号的控制下产生控制电压（control voltage），这相当于“传输输出电压”。复制电荷泵818监测相位检测器信号的占空比并产生占空比反馈信号（duty-cycle feedback signal），用于校正参考电荷泵812的电流失配。然而，对比文件的电路工作是持续进行的，并未明确划分出“第一周期”和“第二周期”，也没有公开两个电荷泵在输入时钟信号的交替周期中分别执行输出电压传输和电流失配校正的功能。对比文件中的电流失配校正是通过复制电荷泵的持续反馈实现的，而非在时间上交替进行的两个电路。因此，技术特征B未被对比文件公开。 |
| **技术特征C**：所述第一电路包括差分成对的晶体管，所述差分成对的晶体管用于将参考电压与跨被配置用于在所述第二周期期间接收第一电流和第二电流的电容器的电压进行比较，《未公开》 | 说明书第[0048]段（图11的复制电荷泵部分）：“A third PMOS 1114 has a source connected to the first dc voltage and a gate connected to accept the inverted phase detector signal on line 1112. A fourth PMOS 1116 has a source connected to a drain of the third PMOS 1114, and a gate and a drain connected to the duty-cycle feedback signal on line 814. A third NMOS 1118 has a drain connected to supply the duty-cycle feedback signal and a gate connected to the second dc voltage. A fourth NMOS 1120 has a drain connected to a source of the third NMOS 1118, a gate connected to accept the inverted phase detector signal on line 1112, and a source connected to the third dc voltage.” | 对比文件的复制电荷泵818中包含晶体管（如图11中的PMOS 1116和NMOS 1118），它们连接在反馈信号路径上，但并未构成一个用于比较“参考电压”与“跨电容器的电压”的差分成对晶体管。目标专利中（如图2A）的差分成对晶体管（如M9/M10）明确用于将固定参考电压VREF与积分电容CUD1上的电压进行比较，以产生校正电流。对比文件中的复制电荷泵电路是通过监测占空比反馈信号本身的电压来调整参考电荷泵的电流，其工作原理是：当占空比偏离50%时，反馈电压变化，从而调节PMOS或NMOS的栅压以改变电流。这里没有明确的“参考电压”节点，也没有明确将参考电压与积分电容电压进行比较的差分对结构。因此，技术特征C未被对比文件公开。 |
| **技术特征D**：以及第二电路，用于在所述第二周期期间传输所述输出电压并且在所述第一周期期间校正所述第二电路的电流失配，《未公开》 | 同技术特征B的引用内容。 | 与技术特征B同理，对比文件虽然包含参考电荷泵812和复制电荷泵818两个部分，但并未将其划分为在输入时钟信号的不同周期内交替执行“传输输出电压”和“校正电流失配”功能的两个电路。整个系统是协同工作的，参考电荷泵始终负责产生输出电压，复制电荷泵始终负责监测和反馈以校正电流失配，不存在一个电路在某个周期“传输输出电压”时，另一个电路在同期为其“校正电流失配”的交替工作模式。因此，技术特征D未被对比文件公开。 |
| **技术特征E**：以及时钟发生器，用于接收经校正的时钟信号并且产生输出时钟。《直接公开》 | 说明书第[0045]段（图9）：“The VCO supplies a VCO output signal on line 826 responsive to the conditioned control voltage on line 822.” 说明书第[0046]段（图10）：“The VCDL accepts a clock signal on line 806 and supplies the data signal on line 804. Alternately stated, the reference clock on line 806 is supplied with a delay responsive to the conditioned control voltage on line 822.” | 对比文件公开的锁相环（PLL）或延迟锁相环（DLL）系统中，包含电压控制振荡器（VCO，图9）或电压控制延迟线（VCDL，图10），它们接收经过环路滤波器（loop filter）820调理后的控制电压（conditioned control voltage），并产生输出信号（VCO output signal或经延迟的参考时钟）。该输出信号的频率或相位是受控的，并且是基于相位检测器（即占空比校正电路）输出的、反映相位/占空比信息的控制电压产生的。因此，VCO或VCDL构成了一个“用于接收经校正的时钟信号（由控制电压表征）并且产生输出时钟”的时钟发生器。技术特征E被对比文件直接公开。 |
| **技术特征F**：进一步包括输出电容器，被配置用于在所述第一周期和所述第二周期中的每个周期期间接收所述输出电压。《直接公开》 | 说明书第[0047]段（图11）：“A first capacitor has a first terminal connected to the control voltage and a second terminal connected to a dc voltage. As shown, the second terminal is connected to ground.” | 对比文件的图11（及相应描述）中明确示出，参考电荷泵812的输出端（控制电压线816）连接有一个电容器（first capacitor，即C1）。该电容器的一个端子连接到控制电压，另一个端子接地。该电容器用于积分电荷泵的充放电电流，以生成控制电压Vc。因此，该电容器是一个“被配置用于接收所述输出电压（即控制电压）”的输出电容器。虽然对比文件没有“第一周期和第二周期”的划分，但该电容器在电路工作的所有周期期间都持续接收并保持输出电压。技术特征F被对比文件直接公开。 |
| **技术特征G**：所述输出时钟具有50％的占空比以及相对于经校正的时钟信号的频率增大的频率。《直接公开》 | 说明书第[0051]段：“the phase detector 802 supplies a square-wave phase detector signal on line 808 with a 50% duty cycle representing a condition where the phase of the data signal on line 804 is orthogonal in phase to the reference clock on line 806.” 说明书第[0045]段（图9）及第[0054]段：“Ideally in a DLL or PLL, when locked and settled, the inputs of the phase detector are 90 degrees out of phase, which results in a 50% duty cycle square wave applied to the charge pump...” | 对比文件明确追求并实现了环路锁定后相位检测器输出信号（即经校正的时钟信号）具有50%的占空比（说明书第[0051]、[0054]段）。同时，在作为PLL应用的实施例（图9）中，电压控制振荡器（VCO）产生的输出时钟信号（VCO output signal）的频率可以通过分频器（frequency divider）反馈给相位检测器作为参考时钟，这意味着VCO输出时钟的频率可以设定为输入参考时钟频率的倍数（即频率增大）。因此，对比文件公开了输出时钟具有50%占空比以及频率增大的特征。技术特征G被对比文件直接公开。 |
| **技术特征H**：进一步包括反馈回路，所述反馈回路用于在跨所述电容器的电压不同于所述参考电压的情况下校正电流失配。《未公开》 | 说明书第[0042]段：“A replica charge pump 818 has an interface on line 808 to accept the phase detector signal and an interface on line 814 to supply the duty-cycle feedback signal.” 说明书第[0054]段：“If a PVT variation occurs, Ip and In mismatch may result, leading to delay offset. If Ip>In, then the PD duty cycle >50%. As the control voltage increases, an increase in the duty-cycle feedback signals leads to a decrease in Ip, and the duty cycles returns to 50%.” | 对比文件确实包含一个反馈回路：复制电荷泵（replica charge pump）818接收相位检测器信号，并产生占空比反馈信号（duty-cycle feedback signal）给参考电荷泵，用于校正电流失配（Ip与In的匹配）。然而，这个反馈回路的工作原理是基于相位检测器输出信号的占空比是否偏离50%，而不是基于“跨所述电容器的电压不同于所述参考电压”。对比文件中没有提及一个用于与电容器电压进行比较的“参考电压”。其校正机制是：当占空比偏离50%时，反馈信号改变，从而调整参考电荷泵的电流源（Ip）。这与目标专利中通过差分对比较固定参考电压VREF与积分电容（如CUD1）电压来产生校正电流的机制不同。因此，技术特征H未被对比文件公开。 |
<<<A>>><<<E>>><<<F>>><<<G>>>