对比文件名称：2005-12-08_US2005273579A_发明申请_US20050273579A1 METHOD AND APPARATUS FOR MAINTAINING STATUS COHERENCY BETWEEN QUEUE-SEPARATED FUNCTIONAL UNITS
目标专利名称：335优化用于上下文相关指令的性能CN105190540B
本次调用的模型名称：GPT-4
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：处理具有寄存器字段的配置值的行为的指令。<br>**判断结果：未公开** | 无直接对应引用。对比文件涉及MMX指令（多媒体扩展指令）的执行，但未明确其行为由特定寄存器字段的配置值控制。 | 目标专利中，指令（如向量指令）的行为取决于寄存器字段（如FPSCR中的字段125）的配置值。对比文件（如[0029]段）描述了MMX指令在MXU管道206中执行，但全文关注的是指令的有效性（validity）和年龄（age）跟踪，以确保状态一致性，并未提及指令的行为本身会基于某个寄存器字段的写入值而改变。本领域技术人员无法从对比文件得出处理“具有寄存器字段的配置值的行为的指令”这一技术方案。 |
| **技术特征B**：所述指令相依于在编程次序上先于所述指令的写入指令。<br>**判断结果：未公开** | 无直接对应引用。对比文件描述了指令在整数管道和MXU管道中的流动，但未明确指令之间存在此类数据或控制依赖性。 | 目标专利的核心在于，上下文相关指令（如Vopp）依赖于一个先行的、将配置值写入特定寄存器字段的写入指令（如VMSR）。对比文件虽然描述了指令在多个管道中异步执行，但其解决的问题是“指令状态一致性”，即确保MXU中的指令在更新用户可见状态前是有效的（未被分支误预测等事件作废）。这种依赖性是针对指令的“有效性状态”，而非针对一个会改变指令执行上下文的“配置值写入”。两者依赖的性质和作用不同。 |
| **技术特征C**：所述写入指令将所述配置值写入到所述寄存器字段。<br>**判断结果：未公开** | 无直接对应引用。 | 目标专利明确限定写入指令（如VMSR）的功能是将配置值写入到确定指令上下文的寄存器字段（FPSCR 124的字段125）。对比文件中未描述任何具有此特定功能的写入指令。对比文件提到的可能更新状态的指令（如最终写回阶段的指令）是为了更新用户可见的架构状态（如寄存器文件），而非为了配置后续指令的执行行为上下文。 |
| **技术特征D**：在所述写入指令执行之前处理的所述指令在基于处理所述指令时的所述寄存器字段的当前值的上下文内执行。<br>**判断结果：未公开** | 无直接对应引用。 | 目标专利的关键创新点之一：在依赖的写入指令实际执行（提交）之前，就基于寄存器字段的当前值（可能是旧的、不正确的值）开始推测性地处理指令。对比文件中的MXU管道可以从指令队列中接收并开始执行指令，但该指令开始执行的条件和时机是基于管道和队列的可用性（如[0035]段描述mux 214的选择），而非基于某个配置寄存器的当前值所定义的“上下文”。MXU管道执行指令时，并不关心“上下文”，只关心指令的“有效性”（是否被作废）。 |
| **技术特征E**：在队列中的条目中存储所述指令。<br>**判断结果：《直接公开》** | “MXU instruction queue 212 comprises a plurality of storage elements, referred to as queue entries, for storing instructions received from D-stage 264.”（说明书[0034]段） | 对比文件明确公开了MXU指令队列212包含多个存储元素（队列条目），用于存储从D阶段264接收的指令。这与目标专利中将推测性指令存储在推测性指令信息队列（SIIQ 122）的条目中作用完全相同，都是缓冲指令以供后续功能单元处理。本领域技术人员可以毫无疑义地得出此技术特征。 |
| **技术特征F**：在所述条目中存储所述寄存器字段的所述当前值。<br>**判断结果：未公开** | 对比文件在队列条目中存储的是指令的“age”（年龄，PS）和“valid bit”（有效位，Val）（参见[0036]-[0037]段，图3）。例如，“control logic 300 maintains an age and valid status bit for each instruction stored in an entry of MXU instruction queue 212. The age and valid bit are stored in age register 312 and valid register 308, respectively.” | 目标专利在队列条目中存储的是“寄存器字段的当前值”（即上下文，如字段125的值）。对比文件在队列条目中存储的是“age”（表示指令在整数管道中所处的阶段）和“valid bit”（表示指令是否有效）。这两组信息的作用根本不同：目标专利的“当前值”用于后续与写入的新值比较，以判断推测执行的上下文是否正确；对比文件的“age”和“valid bit”用于判断指令是否可以安全地更新用户可见状态。对比文件没有存储任何用于定义指令执行行为的配置寄存器字段的当前值。 |
| **技术特征G**：在所述写入指令执行之后，搜索所述队列以查找所述条目。<br>**判断结果：未公开** | 无直接对应引用。对比文件描述了MXU管道（如M-stage 269）会检查指令的age和valid bit（[0030], [0056]段），但这是一种持续的、与指令执行流程伴随的检查，并非由某个特定“写入指令执行”这一事件触发的、针对队列的主动“搜索”。 | 目标专利的方法是在写入指令执行后（例如VMSR指令提交或执行时），主动搜索推测性指令信息队列（SIIQ），以找到所有依赖于该写入指令的条目。这是一个由特定事件触发的、有针对性的查找过程。对比文件缺乏这一由“写入指令执行”触发的、在队列中查找特定相关条目的机制。其检查是针对到达管道末端的单条指令本身携带的信息。 |
| **技术特征H**：及在所述写入指令执行之后，将存储在所述条目中的所述当前值与所述配置值进行比较。<br>**判断结果：未公开** | 无直接对应引用。 | 目标专利在找到条目后，会将条目中存储的上下文值（旧的寄存器字段值）与写入指令要写入的新配置值进行比较，以判断推测执行时使用的上下文是否正确。这是其校验和恢复机制的核心。对比文件中完全没有这种比较。对比文件中在M-stage 269的比较，是将指令的age与“已通过整数管道W-stage”（即已提交）的状态进行比较，并结合valid bit判断能否更新状态，这不同于比较两个不同的配置值。 |
| **技术特征I**：其进一步包括：假如存储在所述条目中的所述当前值并不与所述配置值匹配，那么清洗所有飞行中指令的管线，且将程序计数器设定到以编程次序在所述写入指令之后的下一指令的地址。<br>**判断结果：未公开** | 无直接对应引用。对比文件描述了当指令无效（valid bit为假）时，MXU不会更新用户可见状态（[0067]段），但并未描述因此清洗所有飞行中指令并重置程序计数器的恢复操作。 | 目标专利在发现上下文不匹配（推测错误）时，采取激进的恢复措施：清洗整个管线并从写入指令之后重新开始取指。这是针对“上下文误预测”的恢复机制。对比文件处理指令无效的方式仅仅是丢弃该指令的结果，不更新状态，并继续执行后续有效指令，没有这种全局清洗和重定向程序计数器的操作。两者处理“错误”的方式和目的不同。 |
| **技术特征J**：处理所述指令进一步包括：如果所述当前值为第一值，那么将所述指令处理为定义的及如果所述当前值不是所述第一值，那么将所述指令处理为未定义的。<br>**判断结果：未公开** | 无直接对应引用。 | 目标专利具体化了指令行为对上下文值的依赖：根据寄存器字段是特定值（如0）还是其他值，指令被处理为“定义的”（可正常执行）或“未定义的”（可能触发异常）。这明确了上下文的具体影响。对比文件完全没有涉及指令语义会因某个寄存器值的不同而改变。其“有效/无效”是基于外部事件（如异常、分支误预测），而非基于内部配置寄存器的值。 |
| **技术特征L**：其进一步包括：假如存储在所述条目中的所述当前值并不与所述配置值匹配，那么清洗所述指令及以编程次序跟随所述指令的所有飞行中指令的管线，且将程序计数器设定到所述指令的地址。<br>**判断结果：未公开** | 无直接对应引用。 | 此特征与特征I类似，是另一种恢复策略（从出错的指令本身重试）。对比文件同样没有公开这种基于配置值匹配性判断而触发的管线清洗和程序计数器重设机制。 |
| **技术特征M**：其进一步包括：在所述条目中存储处理器的状态信息，所述状态信息是当处理所述指令时的状态信息。<br>**判断结果：未公开** | 对比文件在队列条目中存储了“age”和“valid bit”。Age可以视为一种简化的状态信息，指示指令在整数管道中的进度（[0037]段）。 | 目标专利存储的“状态信息”范围更广，用于在恢复时将处理器恢复到处理该指令时的精确状态，可能包括程序计数器等其他信息（见说明书[0034]段）。对比文件存储的“age”信息主要用于判断指令是否已提交（即已过整数管道W-stage），其作用是决定MXU能否更新状态，而非用于全面的状态恢复。两者存储的信息内容和目的存在差异。本领域技术人员不能毫无疑义地认为对比文件公开了存储“处理器的状态信息”。 |
| **技术特征N**：及假如存储在所述条目中的所述当前值并不与所述配置值匹配，那么从所述条目检索所述状态信息，且将所述处理器恢复到所述状态信息所指示的状态。<br>**判断结果：未公开** | 无直接对应引用。 | 此特征依赖于特征M和特征H，并与特征L的恢复方式配套。既然特征M和H均未被公开，且对比文件不存在基于配置值匹配性的判断，自然也不存在从条目检索状态信息并恢复处理器状态的技术方案。 |
| **技术特征O**：其中所述指令为向量指令。<br>**判断结果：《隐含公开》** | “MMX instructions are provided to MXU pipeline 206.”（说明书[0028]段）<br>“E-stage 266 includes execution units, such as arithmetic logic units, for executing multimedia instructions.”（说明书[0029]段） | 目标专利的指令是向量指令（如SIMD指令）。对比文件中的MXU（多媒体扩展单元）专门用于执行MMX指令，而MMX指令是Intel处理器中用于执行SIMD（单指令多数据）操作的指令集，即一种向量指令。本领域技术人员熟知MMX指令即为向量指令的一种。因此，对比文件处理的MMX指令隐含公开了“指令为向量指令”这一特征。 |
| **技术特征P**：其中所述寄存器字段包括一个或多个字段。<br>**判断结果：《隐含公开》** | 对比文件中的队列条目需要存储多个信息项，如指令、age（PS）、valid bit（Val），这些信息可视为存储在条目的不同字段中（[0036]-[0037]段）。 | 目标专利中“寄存器字段包括一个或多个字段”是一个相对宽泛的限定。对比文件虽未明确提及目标专利中那种配置指令行为的“寄存器字段”，但其队列条目为了存储多种信息（指令、age、valid bit），必然包含多个存储位置或字段。从广义的“字段”概念（存储特定信息的区域）和宽松的隐含公开标准出发，可以认为对比文件隐含了“条目中存储的信息涉及多个字段”这一概念，从而有可能推理出技术特征P。 |
| **技术特征Q和R**：处理所述指令进一步包括：如果所述当前值为第一值，那么将所述指令处理为定义的及如果所述当前值不是所述第一值，那么将所述指令处理为未定义的。<br>**判断结果：未公开** | 同技术特征J。 | 此特征与技术特征J完全相同，基于相同理由，未被对比文件公开。 |
| **技术特征S**：其进一步包括：当所述指令提交时，从所述队列移除所述条目。<br>**判断结果：《隐含公开》** | “As an instruction enters MXU instruction queue 212, it enters into the first empty entry nearest the bottom or head... When an instruction reaches D-stage 264, if... MXU instruction queue 212 is empty... then mux 214 selects the first input in order to provide the instruction directly to G-stage 265, thereby bypassing MXU instruction queue 212.”（[0035]段）<br>整个图3的控制逻辑描述了指令在队列中的移位和状态更新，当指令从队列底部（QD0）移出进入G-stage 265时，即意味着该条目被移除或用于存储新指令。 | 目标专利中，当指令提交（退休）时，从SIIQ移除对应条目。对比文件虽然没有使用“提交（retire）”一词，但其MXU指令队列是一个先进先出的缓冲队列。当指令从队列底部（QD0）被选出并送入MXU管道后续阶段执行后，该指令自然不再占据队列条目（通过队列移位实现）。本领域技术人员可以合理推断，当指令完成在MXU管道中的执行并最终更新状态（相当于“提交”其效果）后，其早已从指令队列中移出。因此，对比文件隐含公开了“指令处理完成后从队列移除条目”这一特征。 |
<<<E>>><<<o>>><<<p>>><<<s>>>