对比文件的名称：1999-08-31_US5945818A_发明授权_US5945818A Load pole stabilized voltage regulator circuit
目标专利的名称：用于集成无电容低压差(LDO)电压调节器的数字辅助调节CN105190465B
本次调用的模型名称：专利创造性评估模型
特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：所述方法包括：响应于由系统电路供应的提前通知信号启用数/模转换器DAC以提供电流，《未被公开》 | 对比文件全文中未提及“提前通知信号（advance notification signal）”或“数/模转换器（DAC）”，也未描述任何由系统电路发出的、用于预先启用一个电流源的信号。 | 目标专利的技术特征A涉及一种方法，该方法的核心在于系统电路主动提供一个“提前通知信号”来“启用”一个DAC，以提供辅助电流。对比文件US5945818A描述了一种电压调节器，其通过可变阻抗器件（如FET晶体管Reff）来补偿负载极点变化以实现稳定。该调节器的操作完全基于反馈控制：当负载电流变化导致输出电压变化时，误差放大器46和增益级67的输出随之变化，进而通过传感电路80改变FET晶体管Reff的阻抗，以调整补偿零点。整个过程是反应式的、模拟的、连续的反馈调节，没有任何由负载主动发出的、指示未来负载变化的“提前通知信号”，也没有启用一个独立的DAC来提供电流的动作。因此，本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出技术特征A的方案。 |
| 技术特征B：其中所述提前通知信号指示所述系统电路即将发生的负载变化将在预定时间段内开始，《未被公开》 | 对比文件全文中未提及任何指示未来负载变化的信号，也未描述“预定时间段（predetermined period of time）”。 | 技术特征B限定了提前通知信号的具体含义，即它指示一个即将在未来某个预定时间段后开始的负载变化。这是目标专利实现“提前”干预、防止电压下冲的关键。对比文件中的调节器仅响应于已发生的负载电流变化（通过输出电压反馈），没有任何预测或预告未来负载变化的机制或信号。因此，该特征未被对比文件公开。 |
| 技术特征C：所述即将发生的负载变化是需要增加电流的，《未被公开》 | 对比文件全文中未提及负载变化是需要增加电流的特定类型。 | 技术特征C进一步限定了负载变化的性质是“需要增加电流的”。虽然对比文件描述了负载电流增加（例如，第[0024]段：“the load 34 starts to draw more current”）和减少的情形，但这只是作为其反馈调节机制工作场景的举例，并非一个由信号指示的、具有特定方向的“即将发生”的事件。对比文件并未公开一个专门用于指示需要增加电流的负载变化即将发生的信号或机制。 |
| 技术特征D：将由所启用的DAC提供的电流与由低压差LDO调节器提供的电流组合以向所述系统电路供应，从而使得所述系统电路的电压下冲减小或去除。《未被公开》 | 对比文件全文中未提及DAC，也未描述由两个独立电流源（一个DAC和一个LDO）组合向负载供电的结构。其仅通过一个输出级（如PMOS晶体管78）向负载提供电流。 | 技术特征D描述了启用后的DAC与LDO调节器并联向系统电路供电，以减小或消除电压下冲。这是目标专利解决外部电容和电压下冲问题的核心手段。对比文件中的电压调节器30（可视为一种LDO调节器）仅通过单一的功率管（PMOS晶体管78）向负载供电。其稳定性的实现依赖于可变阻抗器件Reff和补偿电容Ccomp构成的补偿网络，通过调整环路零点来跟踪负载极点，而不是通过引入一个额外的、由提前通知信号启用的数字电流源来补充电流。因此，该技术特征未被公开。 |
| 技术特征E：其中降低由所述DAC提供的所述电流直到达到所述系统电路的操作电压。《未被公开》 | 对比文件全文中未提及DAC，也未描述在达到操作电压后降低辅助电流源电流的过程。 | 技术特征E描述了在提供初始电流以应对负载瞬变后，对DAC输出电流进行精细控制（斜降）以达到目标操作电压的过程。这体现了目标专利中数字控制器的闭环控制逻辑。对比文件的调节器通过模拟反馈环路直接将输出电压调节到目标值（VREG），不存在一个先被启用提供大电流、随后其电流再被降低以达到操作电压的独立辅助源。因此，该特征未被公开。 |
| 技术特征F：其中将由所述DAC提供的所述电流降低到使由所述LDO供应的剩余负载电流平衡在预定范围内的电平。《未被公开》 | 对比文件全文中未提及DAC，也未描述将LDO的输出电流平衡在预定范围内的概念。其调节目标是保持输出电压稳定，而非控制LDO本身的输出电流在一个特定范围内。 | 技术特征F进一步限定了DAC电流调节的目标是使LDO调节器提供的电流维持在一个预定的、合适的范围内（例如，通过电流ADC监测）。这是目标专利中数字辅助调节器与LDO调节器协同工作、分担负载电流的具体方式。对比文件中没有监测LDO输出电流并将其与阈值比较以控制另一个电流源的机制。其可变阻抗器件Reff的调整是为了改变补偿网络的零点频率，而不是为了将主功率管的输出电流控制在某个范围内。因此，该特征未被公开。 |
| 技术特征G：其中所述DAC和所述LDO调节器在不需要到外部电容器的外部封装引脚连接的情况下嵌入在所述系统电路内。《未被公开》 | 对比文件图3中，负载34包含一个电容38（CL）。说明书第[0005]段提到：“achieving stability over a wide range of load currents with a low value load capacitor (˜0. 1 uF) is difficult...”。这表明其设计依赖于负载电容（CL）来形成负载极点，并且该电容（0.1uF）很可能是外部的。文中未明确说明该电容是片内还是片外，但根据背景技术部分对使用外部负载电容以稳定调节器的描述（第[0005]段），以及本发明的目的是在低值负载电容下实现稳定，可以推断电容38通常是外部连接的。此外，全文未提及“嵌入”或“无外部引脚连接”的概念。 | 技术特征G强调了DAC和LDO调节器都嵌入在系统电路内，且无需连接外部电容器的外部引脚。这是目标专利旨在解决的技术问题之一（消除对外部大电容的需求）。对比文件的调节器30明确包含一个负载电容38（CL），且根据其技术背景和上下文，该电容通常是外部的（尽管未明确说明是片外）。更重要的是，对比文件完全没有DAC。因此，该特征未被公开。 |
| 技术特征H：其进一步包括：通过电流模/数转换器监测由所述LDO调节器提供的所述电流以指示所述LDO输出电流是过高还是过低。《未被公开》 | 对比文件全文中未提及“电流模/数转换器（current ADC）”或任何用于监测LDO输出电流并将其转换为数字信号的电路。其传感电路80用于感测增益级67的输出电压，并据此调整可变阻抗器件Reff的阻值，这是一个纯模拟的、连续的控制过程。 | 技术特征H涉及使用电流ADC来监测LDO输出电流，并将其状态（过高/过低）以数字形式指示出来。这是目标专利中数字控制器获取信息以实现协同控制的关键环节。对比文件中没有任何模数转换环节。其用于稳定性的补偿机制（传感电路80和Reff）完全在模拟域运行，不涉及电流的数字化监测和阈值判断。因此，该特征未被公开。 |
| 技术特征I：其进一步包括：通过电流模/数转换器监测由所述LDO调节器提供的所述电流以指示所述LDO输出电流是过高、在中间范围操作电平下还是过低。《未被公开》 | 同技术特征H，对比文件全文中未提及电流模/数转换器，也未描述将LDO输出电流划分为多个范围（如过高、中间、过低）并进行数字指示。 | 技术特征I是技术特征H的进一步细化，要求电流ADC能提供更多状态的指示（例如，两位输出）。对比文件同样不具备任何数字化监测和状态指示的机制。其稳定性控制基于模拟反馈，不涉及对电流值进行多级数字化比较。因此，该特征未被公开。 |
| 技术特征J：所述设备包括：低压差LDO调节器，其经配置以提供电压和电流的线性调节，《直接公开》 | 对比文件图3及说明书第[0024]-[0026]段描述了电压调节器30，其包含误差放大器46、增益级67和输出级（PMOS晶体管78），将输入电压VCC转换为稳定的输出电压VREG。这本质上是一个线性电压调节器，可视为LDO调节器。 | 对比文件公开的电压调节器30（如第[0024]段所述：“converts an unregulated VCC voltage... into a regulated voltage VREG”）通过线性调整元件（PMOS晶体管78）工作，提供电压和电流的线性调节，符合本领域对LDO调节器的通常理解。因此，技术特征J被对比文件直接公开。<<<J>>> |
| 技术特征K：数字辅助调节器，其耦合到所述LDO调节器并且经配置以提供电压和电流的数字辅助调节，《未被公开》 | 对比文件全文中未提及“数字辅助调节器（digital assist regulator）”。其补偿网络（可变阻抗器件Reff和补偿电容Ccomp）以及传感电路80均为模拟电路，用于提供连续的模拟补偿。 | 技术特征K是目标专利的核心部件之一，它是一个独立的、数字控制的调节器，与LDO并联工作，提供“数字辅助调节”。这意味着其控制涉及数字逻辑、数字信号处理或数字控制环路。对比文件的调节器30完全采用模拟电路（误差放大器、增益级、模拟传感电路、可变电阻）来实现稳定性补偿，没有任何数字控制或辅助调节的部分。因此，该特征未被公开。 |
| 技术特征L：系统电路，其耦合到所述数字辅助调节器并且耦合到所述LDO调节器以接收供电电压和电流，并且具有提前通知电路，所述提前通知电路经配置以适时地通知所述数字辅助调节器即将发生的负载变化以使得所述数字辅助调节器向所述系统电路供应所述负载变化所要求的电流。《未被公开》 | 对比文件全文中未提及“系统电路”具有“提前通知电路”。负载34（图3）被简单地表示为电阻36和电容38，是一个被动的负载，不会主动发出指示未来变化的信号。 | 技术特征L定义了系统电路及其关键功能：包含提前通知电路，能主动、适时地向数字辅助调节器发出关于未来负载变化的通知。这是目标专利实现提前干预、避免下冲的前提。对比文件中的负载34是一个被动的、无源的电路模型（电阻和电容），不具备任何主动通知功能。调节器的稳定性完全依赖于对输出电压变化的被动反馈。因此，该特征未被公开。 |
| 技术特征M：其进一步包括：电流模/数转换器IADC，其经配置以监测与所述LDO调节器相关联的电流并且向数字控制器提供呈数字形式的信息，所述信息表示由所述LDO调节器提供的电流电平。《未被公开》 | 同技术特征H和I，对比文件全文中未提及电流模/数转换器（IADC）或数字控制器。 | 技术特征M是设备权利要求中与特征H/I对应的部件，即电流ADC和数字控制器。对比文件中没有数字化监测电流的模块，也没有接收此类数字信息并进行处理的数字控制器。其补偿控制完全由模拟电路（传感电路80）完成。因此，该特征未被公开。 |
| 技术特征N：其中所述IADC包括：阈值比较器，其监测与LDO输出装置相关联的电流并且指示所述LDO输出电流是过高还是过低。《未被公开》 | 同技术特征H，对比文件全文中未提及用于监测电流的阈值比较器。 | 技术特征N进一步限定了IADC的具体构成，包括阈值比较器。对比文件中没有此类电路。因此，该特征未被公开。 |
| 技术特征O：其中所述IADC包括：阈值比较器，其监测与所述LDO输出装置相关联的电流并且指示所述LDO输出电流是过高、在中间范围操作电平下还是过低。《未被公开》 | 同技术特征I，对比文件全文中未提及能输出多级状态指示的阈值比较器。 | 技术特征O是特征N的进一步细化，要求阈值比较器能提供超过两种状态的指示。对比文件中同样没有此类电路。因此，该特征未被公开。 |
| 技术特征P：其进一步包括晶体管组合件：其中所述晶体管组合件包含多个晶体管，其由所述数字控制器成组地控制以增加或降低供应到所述系统电路的电流。《未被公开》 | 对比文件全文中未提及由数字控制器成组控制的“晶体管组合件”。其输出级仅包含一个功率晶体管（PMOS晶体管78）。可变阻抗器件Reff是一个单独的FET晶体管，其栅极电压由模拟传感电路80控制，用于改变自身阻值以调整补偿零点，而不是作为一个由数字信号成组控制、直接向负载提供电流的辅助电流源。 | 技术特征P描述了目标专利中数字辅助调节器的具体实现形式之一：一个由数字控制器分组控制的晶体管阵列（IDAC），用于精确调节辅助电流的大小。对比文件中不存在这样的结构。其补偿元件Reff的作用是改变补偿网络的阻抗特性，而非作为一个并联的、可数字编程的电流源。因此，该特征未被公开。 |
| 技术特征Q：其中所述晶体管组合件通过所述数字控制器将所述系统电路的所述供电电压朝向芯片的传入供电电压上拉而驱动。《未被公开》 | 对比文件全文中未提及“数字控制器”，也未描述将输出电压上拉到输入电压（VCC）的动作。其调节器通过反馈将输出电压稳定在VREG（例如5V），低于VCC（例如12V）。 | 技术特征Q描述了晶体管组合件（IDAC）在数字控制器驱动下的一个具体操作：将输出电压上拉到输入电压。这是目标专利中应对负载突增、快速提升电压的一种方式。对比文件的调节器30的工作机制是通过负反馈将输出电压维持在设定的VREG，其补偿网络（Reff和Ccomp）用于稳定环路，不具备将输出电压主动上拉到输入电压的功能。因此，该特征未被公开。 |
| 技术特征R：其中所述数字控制器从电流模/数控制器获得指示所述LDO调节器正发出多少电流的输入，并且作为响应，控制所述供电电压向所述系统电路的指定操作电压的斜降，其中所述系统电路的电压下冲被减小或去除。《未被公开》 | 对比文件全文中未提及“数字控制器”和“电流模/数控制器”。其电压调节是连续的模拟反馈过程，不存在基于数字电流信息控制电压“斜降”到指定操作电压的数字控制逻辑。 | 技术特征R描述了数字控制器根据电流ADC的反馈信息，控制输出电压斜降到目标值的闭环过程。这是目标专利中数字辅助调节器与LDO协同工作的核心控制逻辑。对比文件的调节器完全依赖模拟反馈环路实现稳压，没有独立的数字控制环路，也没有“斜降”电压以最终达到操作电压的概念。其目标是始终维持输出电压恒定。因此，该特征未被公开。 |
| 技术特征S：其中所述数字控制器和所述晶体管组合件处理所述系统电路的静态电流需求，而所述LDO调节器处理所述系统电路的高频动态电流需求。《未被公开》 | 对比文件全文中未提及“数字控制器”和“晶体管组合件”，也未区分静态电流和动态电流由不同部件处理。其单一的功率管（PMOS晶体管78）和补偿网络负责处理所有频率成分的负载电流需求。 | 技术特征S明确了目标专利中数字辅助部分和模拟LDO部分的分工：数字部分处理静态/低频电流，模拟LDO处理高频动态电流。这种分工是实现高性能和稳定性的关键。对比文件的调节器是一个单一的、完整的模拟调节器，其补偿网络（包括Reff）旨在确保在所有负载条件下（包括静态和动态）的稳定性，并未将电流供应任务分配给两个不同的、分工明确的子系统。因此，该特征未被公开。 |
| 技术特征T：所述数字控制器和所述晶体管组合件扩充所述LDO调节器的静态电流容量以支持为芯片上泄漏供电。《未被公开》 | 对比文件全文中未提及“数字控制器”和“晶体管组合件”，也未提及扩充静态电流容量以为芯片泄漏供电的目的或功能。 | 技术特征T指出了数字辅助调节器的另一个作用：扩展LDO的静态电流容量，以覆盖芯片泄漏电流等需求。对比文件的调节器设计目标是实现宽负载范围内的稳定性，并未讨论通过增加并联电流源来扩展其静态电流输送能力。因此，该特征未被公开。 |
| 技术特征U：其中：所述系统电路经配置以产生表示负载变化将在预定时间段中发生的提前通知信号，《未被公开》 | 同技术特征B，对比文件全文中未提及系统电路产生任何“提前通知信号”。 | 技术特征U是另一设备权利要求中的特征，再次强调了系统电路产生提前通知信号的功能。对比文件中的负载是被动的，不具备此功能。因此，该特征未被公开。 |
| 技术特征V：所述低压差LDO调节器耦合到所述系统电路以接收所述提前通知信号并且响应于所述提前通知信号在所述负载变化时间期间扩展所述LDO调节器的带宽。《未被公开》 | 对比文件全文中未提及“提前通知信号”，也未描述LDO调节器接收此类信号并“扩展带宽”的机制。其带宽或稳定性是通过调整补偿网络（Reff和Ccomp）的零点来适应变化的负载极点，这是一个基于输出电压反馈的连续、被动的过程，而非基于一个前瞻性信号的主动“扩展”。 | 技术特征V描述了一种通过提前通知信号来主动扩展LDO带宽的机制。对比文件的调节器确实通过可变阻抗器件Reff来调整补偿，从而在负载变化时维持稳定性，这可以理解为使其稳定工作带宽适应负载变化。然而，这种调整是响应于已发生的负载电流变化（通过反馈环路的传递），而不是响应于一个指示未来变化的“提前通知信号”。作用的触发条件和机制有本质不同。因此，该特征未被公开。 |
| 技术特征W：其进一步包括：米勒补偿电容器，其用以稳定所述LDO调节器，《直接公开》 | 对比文件图3及说明书第[0025]段：“a variable impedance device such as a PMOS FET transistor Reff and a compensation capacitor C are connected in series between the output 74 and the input 66 of the gain stage 67.” 以及第[0006]段背景技术中提到了“Miller compensation capacitor Cc”。该补偿电容C/Cc用于频率补偿以稳定调节器。 | 对比文件明确公开了使用补偿电容器（C或Cc）来稳定电压调节器。在目标专利图4和说明书第[0031]段中，米勒补偿电容器Cc 408用于稳定LDO调节器402。两者作用相同，都是通过引入补偿电容来设置主极点或进行频率补偿，以提高环路的稳定性。因此，技术特征W被对比文件直接公开。<<<W>>> |
| 技术特征X：可变电阻器电路，其与所述米勒补偿电容器组合而提供对所述系统电路所需的特定负载电流的补偿。《直接公开》 | 对比文件图3及说明书第[0025]-[0026]段：可变阻抗器件（variable impedance device），具体为一个PMOS FET晶体管Reff，与补偿电容C串联，构成补偿网络。其阻值随负载电流变化而变化，从而调整补偿零点，以跟踪变化的负载极点，提供稳定性补偿。 | 对比文件公开了与补偿电容（C）串联的可变阻抗器件（Reff），其作用是根据负载电流（通过传感电路80感知）改变阻值，从而调整补偿网络的零点，为特定的、变化的负载电流提供补偿，以维持调节器稳定。这与目标专利中可变电阻器电路Rc 410与米勒补偿电容器Cc 408组合，通过跟踪负载电流变化来提供补偿的作用是相同的。因此，技术特征X被对比文件直接公开。<<<X>>> |
| 技术特征Y：其中所述可变电阻器电路的值跟踪所述系统电路的所述负载电流的变化，其中所述LDO调节器在广泛的电流需求范围内提供稳定的电流供应。《直接公开》 | 对比文件说明书第[0026]段：“Thus, the resistance across the drain and source of the FET transistor Reff decreases. The decreased resistance of the FET transistor Reff increases the zero of the voltage regulator 30 to track the increasing pole frequency of the load 34 when more current is demanded by the load 34. Conversely, when the current drawn by the load 34 decreases, ... the zero of the voltage regulator 30 decreases to cancel the decreasing pole frequency of the load 34.” 明确描述了可变电阻（Reff）的值跟踪负载电流变化（增加或减少），从而使调节器在负载变化（即电流需求变化）时保持稳定。 | 对比文件明确描述了可变阻抗器件Reff的阻值会随着负载电流的变化而改变（通过传感电路80），从而调整调节器的零点以跟踪负载极点的变化。这使得调节器能够在负载电流变化（即广泛的电流需求范围）内保持稳定工作。这与目标专利特征Y中“可变电阻器电路的值跟踪负载电流的变化”以及“LDO调节器在广泛的电流需求范围内提供稳定的电流供应”的描述和作用完全一致。因此，技术特征Y被对比文件直接公开。<<<Y>>> |
<<<J>>><<<W>>><<<X>>><<<Y>>>