对比文件名称：2000-07-18_US6091656A_发明授权_US6091656A Semiconductor integrated circuit device having a hierarchical power source configuration
目标专利名称：355用于扩展信号比较电压范围的电路和方法CN105009451B
模型名称：gpt-4o
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：所述电路包括：锁存电路《直接公开》 | 对比文件图18及对应文字说明（如DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS中 Tenth Embodiment部分）描述了包括交叉耦合反相器对（432、452；434、454）的锁存电路。 | 对比文件图18明确公开了锁存电路（由交叉耦合反相器432/452和434/454构成），其作用是锁存输出信号Out和OutB的状态。该锁存电路在对比文件中的作用与目标专利中锁存电路102的作用（锁存比较输出信号，如说明书[0024]段所述）相同，都是用于锁存逻辑状态。因此，本领域技术人员能毫无疑义地从对比文件得出该技术特征，属于直接公开。 |
| 技术特征B：响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点《隐含公开》 | 对比文件图18及相关描述（DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS中 Tenth Embodiment部分）示出了由晶体管PQ和NQ构成的CMOS反相器（Gate circuit G），其输入端IN接收输入信号，输出端OUT连接至锁存电路的输入节点（即交叉耦合反相器的输入节点）。晶体管PQ的源极耦合至子电源线（sub source line）110，晶体管NQ的源极耦合至子地线（sub ground line）150。子电源线110和子地线150的电压VC和VS是动态变化的。 | 对比文件公开了一个CMOS反相器（Gate circuit G），其接收单端输入信号IN并产生输出OUT至锁存电路。虽然对比文件未明确记载该反相器响应于“差分输入信号对”，但其作为比较单个输入信号与内部参考（通过晶体管阈值实现）的电路，可视为一种比较器。该反相器耦合至锁存电路（通过输出节点），并且其晶体管的源极分别耦合至电压动态变化的子电源线110和子地线150（相当于“具有动态电压的节点”）。尽管对比文件中的“节点”是分离的电源和地线，而目标专利中是单一的动态节点，但两者都为比较器提供动态偏置的电压参考。根据隐含公开的宽松标准，本领域技术人员有可能从对比文件中的CMOS逻辑门电路推理出将其用作比较器的技术方案。因此，该技术特征被隐含公开。 |
| 技术特征C：受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围，《未公开》 | 对比文件图18及相关描述公开了受时钟控制的开关晶体管PW和NW（分别响应于控制信号φCT和/φCT），以及电阻R、R1和电容C、C1。开关PW和NW用于在待机周期和活动周期切换，将子电源线110/子地线150与主电源线100/主地线140连接或断开，目的是减少亚阈值电流（见BACKGROUND及实施例描述）。 | 对比文件公开了受时钟（控制信号）控制的开关电路（PW、NW），其耦合到子电源线/子地线（节点），并通过在活动周期将其连接到主电源/主地来“恢复”电压。然而，该电路在对比文件中的作用是“减少待机时的亚阈值电流”和“在活动周期快速恢复电压”，如背景技术[2]和实施例所述。其并非用于“扩展比较器的供电电压范围”。目标专利的受时钟控制升压电路（如受时钟控制电路106）的核心功能是通过将动态节点108偏置到低于接地（负电压）来“推升”比较器的共模输入电压范围（见说明书[0025]-[0027]段），这是为了解决低电源电压下晶体管阈值电压不按比例降低导致的比较器性能下降问题（见说明书[0007]段）。两者要解决的技术问题、采用的技术手段（产生负电压 vs. 开关连接至固定电源/地）和实现的功能（扩展电压范围 vs. 降低泄漏电流）均不相同。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征D：其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器，《未公开》 | 对比文件图18及相关描述中，开关晶体管PW和NW的控制信号φCT和/φCT由外部控制电路产生，图中未示出其生成细节。未发现存在耦合在电源电压与接地之间、响应于时钟信号并输出至电容器的反相器结构。 | 目标专利中受时钟控制升压电路的第一反相器（如202，由PMOS 201和NMOS 203构成）是电路的核心组成部分，用于响应时钟信号控制对电容器的充电。对比文件中未公开任何具有相同连接关系（耦合在电源和地之间）和功能（直接驱动电容器端子）的反相器。控制开关晶体管的信号是外部产生的控制信号φCT等。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征E：其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子《未公开》 | 同上。对比文件中未公开此类结构。 | 理由同特征D。对比文件未公开响应于时钟信号且输出耦合至电容器第一端子的第一反相器。因此，该技术特征未被公开。 |
| 技术特征F：第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号《隐含公开》 | 对比文件图18及相关描述中，控制信号φCT和/φCT是互补的。虽然图中未明确画出生成/φCT的第二反相器，但本领域技术人员公知，要产生一对互补的控制信号，通常可以使用一个反相器来生成反相信号。例如，在需要互补时钟信号的数字电路中，这是一种常规设计选择。 | 对比文件公开了互补的控制信号φCT和/φCT用于控制开关PW和NW。虽然未明确记载生成/φCT的具体电路，但根据本领域技术人员的普通知识，通过一个反相器（第二反相器）对φCT进行反相以得到/φCT，是一种显而易见的、常规的实现方式。根据隐含公开的宽松标准，本领域技术人员有可能通过推理得出使用第二反相器来生成反相时钟信号的技术方案。因此，该技术特征被隐含公开。 |
| 技术特征G：开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。《未公开》 | 对比文件图18及相关描述中，开关NW（n沟道MOS晶体管）响应于控制信号/φCT，选择性地将子地线150耦合至主地线140。然而，子地线150并非“电容器的第二端子”。图18中的电容器C1连接在子地线150和主电源线100之间，其端子并未通过开关选择性耦合至接地。 | 目标专利中的开关（204）受反相时钟信号（IClk）控制，用于选择性地将电容器的第二端子（负端子）耦合至接地，这是其升压工作机制的关键。对比文件中的开关NW虽然也受反相信号/φCT控制，但其连接对象是子地线150和主地线140，并非电容器的特定端子。两者的电路结构和功能作用不同。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征H：其特征在于，所述节点被偏置为低于接地的电压。《未公开》 | 对比文件全文未提及将任何节点偏置到低于接地（负电压）的情况。子电源线110的电压VC在待机时低于主电源电压VCH，但仍高于地；子地线150的电压VS在待机时高于主地电压VSL，但仍为正值（高于地）。 | 将动态节点偏置为低于接地的电压（负电压）是目标专利的核心发明点之一，用于扩展比较器的输入共模范围（见说明书[0025]、[0044]段）。对比文件中所有电路节点电压均处于电源电压和地电位之间，没有任何节点被偏置到负电压。该特征是对比文件完全没有涉及的内容。因此，该技术特征未被公开。 |
| 技术特征I：其特征在于，所述节点提供所述比较器的接地参考。《未公开》 | 对比文件图18中，比较器（反相器G）的n沟道晶体管NQ的源极连接到子地线150，该子地线150在待机时电压VS高于主地VSL，在活动时被开关NW拉至VSL。其作为晶体管NQ的源极参考点。然而，目标专利中的“节点”（动态节点108）是比较器104中两个晶体管208、210共同的源极节点，直接作为其接地参考（见说明书[0023]段）。对比文件中的“接地参考”是主地线140或子地线150，但子地线150并非一个被主动下拉至负电压的单一“动态节点”，其功能是减少泄漏电流，而非扩展电压范围。两者的作用和实现方式不同。 | 虽然对比文件中的子地线150为比较器（反相器）的nMOS管提供了源极连接点，但其电压在待机时被电阻R1抬升以抑制泄漏电流，并非用于提供可被拉至负电压的“接地参考”以扩展比较器范围。目标专利中节点作为接地参考并偏置为负电压是其特有功能。因此，该技术特征未被公开。 |
| 技术特征J：其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管《未公开》 | 对比文件图18中的比较器（反相器G）只有一个输入晶体管对（PQ和NQ），接收单端输入信号IN。不存在响应于差分输入信号对中第一输入信号的第一晶体管。 | 目标专利的比较器（如图2、3中的104）具有两个输入晶体管（208、210），分别响应于差分输入信号Vin+和Vin-。对比文件中的反相器是单端输入结构，只有一个输入信号IN控制一对互补的晶体管。因此，对比文件没有公开具有差分输入对的比较器结构。该技术特征未被公开。 |
| 技术特征K：耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。《未公开》 | 同上。对比文件中的反相器输出指示输入信号IN的逻辑电平，并非基于两个晶体管对动态节点放电速率的比较。 | 目标专利的比较器工作原理是基于两个输入晶体管（208、210）对预充电节点（212、214）通过动态节点（接地参考）的放电速率差来生成比较结果（见说明书[0048]-[0050]段）。对比文件中的反相器输出是简单的逻辑反相，不涉及放电速率的比较。因此，该技术特征未被公开。 |
| 技术特征L：其特征在于，所述节点提供所述比较器的供电参考。《未公开》 | 对比文件图18中，比较器（反相器G）的p沟道晶体管PQ的源极连接到子电源线110，该子电源线110在待机时电压VC低于主电源VCH，在活动时被开关PW拉至VCH。其作为晶体管PQ的源极参考点。然而，这与目标专利中“节点提供供电参考”的实施例（如图4，动态节点408作为PMOS晶体管409、410的源极，即供电参考）在概念上虽有相似之处（都是pMOS的源极节点），但目标专利该特征是与特征H、I并列的选择性特征，其节点同样需要被升压（偏置到高于Vdd）以扩展范围。对比文件中的子电源线110电压在活动周期等于VCH，并未被升压至高於VCH，目的也不是扩展比较器范围。 | 对比文件中的子电源线110为pMOS管提供了电源连接，但其电压在活动周期被恢复至正常电源电压VCH，并未如目标专利图4所示被升压到高于Vdd以扩展范围。两者功能目的不同。因此，该技术特征未被公开。 |
| 技术特征M：其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管《未公开》 | 此特征与特征J对应，但是针对PMOS比较器版本（图4）。对比文件图18中的反相器包含一个pMOS晶体管PQ，响应于单端输入IN。不涉及差分输入对的第一输入信号。 | 理由同特征J。对比文件中的反相器是单端输入。该技术特征未被公开。 |
| 技术特征N：耦合至所述节点并响应于第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。《未公开》 | 此特征与特征K对应，但是针对PMOS比较器版本（图4）。对比文件中的反相器输出不涉及基于充电速率的比较。 | 理由同特征K。对比文件中的反相器输出是简单的逻辑反相，不涉及充电速率的比较。该技术特征未被公开。 |
<<<A>>>
<<<b>>>
<<<f>>>