对比文件名称：2005-02-24_US2005040909A_发明申请_US20050040909A1 Broadband integrated digitally tunable filters
目标专利名称：补偿封装电感的可调谐电容器电路CN103189979B
模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：第一IC接地焊盘，其被直接连接到片上接地节点<br>**未公开** | 无 | 对比文件涉及的是用于调谐接收器的可调谐滤波器电路，其描述的是信号路径中的滤波器元件（如电感、电容、开关）及其连接关系，用以实现滤波功能。文件中未提及任何“IC接地焊盘”或“片上接地节点”的概念，也未描述将焊盘直接连接到片上接地节点以形成直流（DC）路径的结构。其电路中的“接地”是作为滤波器电路的参考电位点，而非用于补偿封装电感的特定连接结构。因此，该技术特征既未被直接公开，也无法从对比文件的内容中合理推断得出。 |
| **技术特征B**：第二IC接地焊盘，其经由可调谐电容器电路连接到所述片上接地节点<br>**未公开** | 无 | 如特征A所述，对比文件中不存在“IC接地焊盘”和“片上接地节点”的结构。虽然对比文件公开了可调谐电容器电路（如图5的CSA 500），但这些电路是作为滤波器（如图3、4的跟踪滤波器300、400）中的可调谐元件（Cseries, Cparallel）使用，用于设置通带和镜像带的频率响应，其连接关系是串联或并联在信号路径中，而非用于连接一个“第二IC接地焊盘”到“片上接地节点”。两者技术方案的结构和目的完全不同。因此，该技术特征未被公开。 |
| **技术特征C**：其中所述可调谐电容器电路的电容与封装电感在所述IC的工作频率处谐振。<br>**未公开** | 无 | 对比文件中可调谐电容器电路（如CSA 500）的作用是调整滤波器的中心频率或频率响应以选择信道（参见[0040]-[0041]，[0052]），其目的是优化滤波器的插入损耗和回波损耗，或抑制镜像信号。文件中完全没有提及“封装电感”，更没有教导或暗示将可调谐电容的电容值与任何“封装电感”在工作频率处进行谐振，以实现降低片上接地阻抗的目的。该技术特征是实现接地电感补偿的核心，在对比文件中毫无体现。 |
| **技术特征D**：其特征在于，印刷电路板(PCB)接地节点被连接到所述第一IC接地焊盘和所述第二IC接地焊盘，其中所述封装电感来自于所述第二IC接地焊盘和所述PCB接地节点之间的连接。<br>**未公开** | 无 | 对比文件未描述任何将PCB接地节点连接到两个IC接地焊盘的结构。虽然文件提到了外部元件（如[0021]中的外部电感连接到引脚“shunt_l_ext”）和PCB集成（如[0063]），但这些都是滤波器设计的一部分，与通过两个焊盘连接PCB接地以分别形成DC路径和包含可调谐电容的RF路径来补偿封装电感的技术方案无关。因此，该特征未被公开。 |
| **技术特征E**：其特征在于，当所述可调谐电容器电路与所述封装电感谐振时，所述片上接地节点在所述集成电路的所述工作频率处的阻抗比没有所述可调谐电容器电路的情形要低。<br>**未公开** | 无 | 该技术特征描述了谐振所带来的技术效果——降低工作频率处的接地阻抗。对比文件中可调谐电容器电路的功能是滤波和信道选择，其效果是改变滤波器的频率选择性（通过调整插入损耗等），如[0041]所述“用于设置通带的频率响应”和“设置镜像带的频率响应”。文件中完全没有涉及“片上接地节点阻抗”的概念，更没有通过谐振来降低该阻抗的任何教导或效果描述。因此，该特征未被公开。 |
| **技术特征F**：其特征在于，所述可调谐电容器电路包括与开关电容器并联的固定电容器。<br>**未公开** | 无 | 对比文件图5所示的开关电容器阵列（CSA）500由多个并联的、可独立选通的电容支路（502-0至502-5）组成。每个支路包含两个电容和一个开关。然而，说明书并未明确描述其中存在一个不与开关串联的“固定电容器”与这些开关电容器并联。图5所示的结构是所有电容支路均受开关控制。虽然本领域技术人员可以理解，在实际电路中可能存在固定的寄生电容或为了特定设计目的添加固定电容，但对比文件的文字和附图均未明确教导或暗示在可调谐电容器电路中包含一个特意设计的、与开关电容器并联的固定电容器（如图6中的C0）。因此，该特征未被直接公开。从隐含公开的角度，由于对比文件未提及固定电容器的目的（例如使谐振品质因数最大化），也无法合理推断出该特定结构。 |
| **技术特征G**：其特征在于，所述开关电容器包括与电容器串联的开关，其中所述开关进行操作以基于控制电压在可调谐电容器排中纳入或排除所述电容器的电容。<br>**直接公开** | 图5及相应描述：[0046] “Each of the capacitor banks comprises a series path extending from node A to node B including a first capacitor, a switching device such as field effect transistor (FET) Q, and a second capacitor.”<br>[0048]-[0049] 描述了通过选择线（D0-5）上的逻辑高/低电平控制FET Q的导通与关断，从而将相应的电容支路接入或断开节点A与B之间。 | 对比文件图5明确公开了开关电容器结构：每个电容支路（如502-0）包含电容（C）和作为开关的场效应晶体管（FET Q）串联在节点A和B之间。通过控制电压（选择线上的逻辑电平）控制开关的导通与关断，从而实现将该支路的电容纳入或排除在电路之外。这与目标专利权利要求中“开关电容器包括与电容器串联的开关…基于控制电压…纳入或排除电容器的电容”的技术特征完全相同。该结构在对比文件中用于构成可调谐电容器阵列（CSA），以实现电容值的数字调谐。 |
| **技术特征H**：其特征在于，所述开关是晶体管。<br>**直接公开** | 图5及相应描述：[0046] “...a switching device such as field effect transistor (FET) Q...” | 对比文件明确记载开关装置是场效应晶体管（FET），这直接公开了“开关是晶体管”这一技术特征。 |
| **技术特征I**：其特征在于，所述开关是n型金属氧化物半导体(NMOS)场效应晶体管。<br>**未公开** | [0021]中提到“two MOSFET switches, SW1 and SW2”，但未指定是NMOS还是PMOS。图5中开关标记为“FET Q”，未指定类型。 | 对比文件虽然多次提到MOSFET或FET作为开关，但并未明确其导电沟道类型是n型（NMOS）。本领域技术人员知道，在集成电路中，NMOS和PMOS都是常用的开关晶体管。在对比文件没有明确指明的情况下，不能毫无疑义地确定其必然是NMOS。因此，该特定类型未被直接公开。同时，对比文件也未提供任何线索暗示必须使用NMOS以实现特定功能（如目标专利中可能的地电位要求），故也无法隐含公开。 |
| **技术特征J**：其特征在于，所述可调谐电容器电路包括彼此并联并且与所述固定电容器并联的多个开关电容器。<br>**未公开** | 图5：显示了多个电容支路（502-0至502-5）彼此并联连接在节点A和B之间。 | 对比文件图5公开了多个开关电容器支路彼此并联。然而，如特征F所述，对比文件并未公开这些开关电容器与一个“固定电容器”并联。因此，该特征中“与所述固定电容器并联”的限定未被公开。仅公开了“多个开关电容器彼此并联”的部分内容。 |
| **技术特征K**：其特征在于，所述开关电容器中的所述电容器的电容根据二进制比特递增来增大。<br>**隐含公开** | 图5及相应描述：[0046] “...the series path of capacitor bank 502-0 comprises first capacitor C...； capacitor bank 502-1 comprises first capacitor 2C...； capacitor bank 502-2 comprises first capacitor 4C...； capacitor bank 502-3 comprises first capacitor 8C...； capacitor bank 502-4 comprises first capacitor 16C...； and capacitor bank 502-5 comprises first capacitor 32C.”<br>[0050] “The capacitor banks 502-0 through 502-5 of the exemplary CSA 500 provide a selectable binary weighted capacitance.” | 对比文件图5和说明书明确描述了电容支路的电容值按C, 2C, 4C, 8C, 16C, 32C的规律设置，并且明确指出这提供了二进制加权的可选择性电容（binary weighted capacitance）。这是典型的电容值根据二进制比特（对应支路D0-D5）递增而增大的设计。虽然目标专利的二进制递增可能具体指1C, 2C, 4C, 8C的序列，但对比文件公开了相同的设计原理和实现方式。因此，本领域技术人员能够从对比文件中毫无困难地理解并推断出“开关电容器中的电容器的电容根据二进制比特递增来增大”这一技术特征。 |
| **技术特征L**：其特征在于，所述开关电容器中的所述晶体管的接通电阻根据二进制比特递增来增大。<br>**未公开** | 无 | 对比文件详细描述了电容值的二进制加权递增，但完全没有提及晶体管的“接通电阻”是否也需要或实际按照二进制比特递增来设计。图5中的晶体管均用相同的符号“Q”表示，未显示其尺寸差异。虽然在实际的二进制加权电容阵列设计中，为了保持时间常数或Q值的一致性，有时会按比例调整开关晶体管的尺寸（从而影响导通电阻），但这不是必然的，且对比文件说明书对此只字未提。因此，该特定技术特征既未被直接公开，也无法从对比文件中必然且合理地推断出来。 |
<<<G>>><<<H>>><<<k>>>