**对比文件名称：** 2009-09-03_WO2009108391A_发明申请_WO2009108391A1 METHOD AND APPARATUS FOR USE IN DIGITALLY TUNING A CAPACITOR IN AN INTEGRATED CIRCUIT DEVICE
**目标专利名称：** 401补偿封装电感的可调谐电容器电路CN103189979B
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 包括：第一IC接地焊盘，其被直接连接到片上接地节点<br>**《隐含公开》** | [p0078] “第二端子（即，电容器的另一端）被耦合到接地节点或接地端子410。”<br>[p0089] “在一种‘并联’配置中...RF-端子410'可以耦合到地。” | 对比文件描述了其数字调谐电容器（DTC）的“接地端子”（如图4A中的410）或广义DTC的“RF-”端子（如图4C中的410'）可以耦合到地（[p0089]）。在集成电路（IC）的上下文中，连接至外部PCB接地的焊盘（即IC接地焊盘）与芯片内部的“接地节点”之间的连接，对于本领域技术人员而言是隐含的。当对比文件提及将DTC的一个端子（RF-）接地时，这必然意味着该端子通过一个IC焊盘连接到片外的地，且该焊盘在片内直接连接到作为参考电位的接地节点（即片上接地节点），以形成直流（DC）路径。因此，本领域技术人员能够合理推断出存在一个被直接连接到片上接地节点的第一IC接地焊盘（或功能等同的端子）。 |
| **技术特征B：** 第二IC接地焊盘，其经由可调谐电容器电路连接到所述片上接地节点<br>**《隐含公开》** | [p0069] “DTC 400包括多个电容器（例如，电容器402、404、406和408），其第一端子串联耦合到各自的MOSFET器件...”<br>[p0078] “负载端子412和接地端子410类似于图1中的端子A 101和B 103。”<br>[p0089] “在一种‘并联’配置中，RF+端子412'可以耦合到负载或RF端口，并且RF-端子410'可以耦合到地。” | 对比文件公开了DTC（即可调谐电容器电路）连接在两个端子之间（例如，负载端子412与接地端子410，或RF+端子412'与RF-端子410'）。在并联配置中（[p0089]），DTC被连接在一个RF端口（或负载）与地之间。若将“RF端口”或“负载端子”视为需要接地补偿的电路节点（相当于目标专利中的“片上接地节点”），而“地”端通过IC焊盘连接至PCB地，那么该结构即对应于：一个IC焊盘（连接至RF端口/片上接地节点）经由DTC（可调谐电容器电路）连接到另一个IC焊盘（接地焊盘）。本领域技术人员基于对比文件公开的DTC在并联配置中的连接方式，能够推理出存在一个经由可调谐电容器电路连接到片上接地节点的第二IC接地焊盘（或功能等同的连接点）。 |
| **技术特征C：** 其中所述可调谐电容器电路的电容与封装电感在所述IC的工作频率处谐振。<br>**《未公开》** | 无相应内容。 | 对比文件的核心在于描述一种可数字调谐的电容（DTC）及其在匹配网络等中的应用，以改善阻抗匹配（例如，[p0013], [p0021]）。全文未提及“封装电感”（package inductance）的概念，也未涉及通过调谐DTC的电容值使其与某个电感在工作频率处发生谐振，以降低芯片接地阻抗的技术目的或技术方案。该特征是本专利旨在解决封装寄生电感问题的特定技术手段，对比文件并未公开或暗示。 |
| **技术特征D：** 其特征在于，印刷电路板(PCB)接地节点被连接到所述第一IC接地焊盘和所述第二IC接地焊盘，其中所述封装电感来自于所述第二IC接地焊盘和所述PCB接地节点之间的连接。<br>**《未公开》** | 无相应内容。 | 对比文件完全没有提及“印刷电路板(PCB)接地节点”或“封装电感”。它关注的是DTC本身的集成结构和控制方法，并未描述IC焊盘与PCB接地之间的物理连接及其所产生的寄生电感。因此，该特征未被公开。 |
| **技术特征E：** 其特征在于，当所述可调谐电容器电路与所述封装电感谐振时，所述片上接地节点在所述集成电路的所述工作频率处的阻抗比没有所述可调谐电容器电路的情形要低。<br>**《未公开》** | 无相应内容。 | 该特征描述了利用谐振降低接地阻抗的技术效果，是技术特征C的直接结果和应用。由于对比文件未公开技术特征C（谐振），自然也未曾描述或推导出这一特定技术效果。 |
| **技术特征F：** 其特征在于，所述可调谐电容器电路包括与开关电容器并联的固定电容器。<br>**《直接公开》** | [p0198] “如果所选DTC的调谐比超过系统规格所要求的调谐比，则可以通过将固定MIM电容器（C<sub>ADD</sub>）与DTC并联来修改所选DTC。”<br>[p0200] “图15B显示了如何通过C<sub>ADD</sub>修改图15A的DTC 1500以产生修改后的DTC 1500'。图15B还显示了用于重新设计DTC的理想化方程...以及用于确定C<sub>ADD</sub>值的理想化方程。” | 对比文件明确教导了为了优化DTC面积等性能，可以将一个固定的MIM电容器（C<sub>ADD</sub>）与原始的、由开关电容器构成的DTC并联（[p0198]）。图15B的示意图清晰地展示了这一“固定电容器与开关电容器（DTC）并联”的结构。这直接公开了目标专利中“可调谐电容器电路包括与开关电容器并联的固定电容器”这一技术特征。 |
| **技术特征G：** 其特征在于，所述开关电容器包括与电容器串联的开关，其中所述开关进行操作以基于控制电压在可调谐电容器排中纳入或排除所述电容器的电容。<br>**《直接公开》** | [p0069] “DTC 400包括多个电容器（例如，电容器402、404、406和408），其第一端子串联耦合到各自的MOSFET器件（即，电容器402耦合到FET 402'的源极...）。”<br>[p0078] “DTC 400（在负载412和接地410之间测量）的电容因此等于所有MIM电容器C<sub>n</sub>的电容之和。”<br>[p0078] “控制字被应用于单独控制DTC 400的每个FET（即，402'-408'）的开关操作...控制位从最低有效位（LSB）排序到最高有效位（MSB），并被分配用于控制与最低有效MIM电容器到最高有效MIM电容器相关联的分流FET。” | 对比文件详细描述了DTC的基本构成单元：每个电容（MIM电容）与一个作为开关的MOSFET晶体管串联（[p0069]）。这些串联组合（开关电容器）并联形成一个电容器排。通过施加数字控制字（包含控制电压信息）到各个晶体管的栅极，可以独立地开启或关闭每个开关，从而将该开关对应的电容纳入或排除出整个DTC的有效电容（[p0078]）。这直接且明确地公开了目标专利的该技术特征。 |
| **技术特征H：** 其特征在于，所述开关是晶体管。<br>**《直接公开》** | [p0069] “...串联耦合到各自的MOSFET器件...”<br>[p0072] “...其各自FET的大小...” | 对比文件中多次明确指出，与电容器串联的开关是MOSFET（金属氧化物半导体场效应晶体管），这是晶体管的一种。例如，[p0069]中描述为“MOSFET器件”。因此，该特征被直接公开。 |
| **技术特征I：** 其特征在于，所述开关是n型金属氧化物半导体(NMOS)场效应晶体管。<br>**《隐含公开》** | [p0069] “MOSFET器件”<br>[p0094] “在一个实施例中，根据本教导的DTC使用UltraCMOS™工艺技术实现。”<br>[p0103] “例如，在一个示例性实施例中，控制位施加+2.75伏的正电压以开启其关联和对应的FET堆栈...控制位施加-3.4V信号以关闭其关联和对应的FET堆栈。” | 对比文件始终将开关描述为“MOSFET”或“FET”，但未明确指定其沟道类型（N型或P型）。然而，本领域技术人员知晓，在主流CMOS工艺（如对比文件提到的UltraCMOS™，一种SOI CMOS工艺）中，用于高速、低损耗开关应用的FET通常是N型MOSFET（NMOS），因为NMOS的电子迁移率更高，能提供更低的导通电阻（R<sub>ON</sub>）。此外，对比文件提到用正电压（如+2.75V）开启FET，用负电压（如-3.4V）关闭FET（[p0103]），这是NMOS晶体管典型的开关控制电压特性。因此，结合工艺背景和控制方式，本领域技术人员能够毫无疑义地推断出这些开关是NMOS场效应晶体管。 |
| **技术特征J：** 其特征在于，所述可调谐电容器电路包括彼此并联并且与所述固定电容器并联的多个开关电容器。<br>**《直接公开》** | [p0069] “由于多个MIM电容器如图4A所示并联连接...”<br>[p0198] “...将固定MIM电容器（C<sub>ADD</sub>）与DTC并联...” | 对比文件明确描述了DTC内部的多个开关电容器（每个由FET与MIM电容串联构成）是并联连接的（[p0069]）。同时，如特征F所述，对比文件也教导了可以将一个固定电容器（C<sub>ADD</sub>）与整个DTC（即，与所有并联的开关电容器）并联（[p0198]）。因此，“多个开关电容器彼此并联并且与固定电容器并联”的结构已被对比文件直接公开。 |
| **技术特征K：** 其特征在于，所述开关电容器中的所述电容器的电容根据二进制比特递增来增大。<br>**《直接公开》** | [p0072] “例如，在一个实施例中，DTC的MIM电容器被赋予二进制加权。更具体地说，根据该实施例，最小有效电容器C<sub>1</sub> 402被设计为具有期望的最小有效（或最低）电容C<sub>LSB</sub>。下一个有效电容器C<sub>2</sub> 404被设计为具有C<sub>LSB</sub>的两倍电容，或2*C<sub>LSB</sub>。二进制加权以类似方式分配，每个下一个有效电容器的电容是前一个有效电容器电容的2的幂次方。” | 对比文件明确、详细地描述了DTC中各个电容器的电容值采用二进制加权方案。最小有效位（LSB）对应的电容为基本单位C<sub>LSB</sub>，更高有效位对应的电容依次为2*C<sub>LSB</sub>, 4*C<sub>LSB</sub>...，即电容值随着二进制控制位的权重（比特递增）而倍增（增大）。这直接公开了目标专利的该特征。 |
| **技术特征L：** 其特征在于，所述开关电容器中的所述晶体管的接通电阻根据二进制比特递增来增大。<br>**《未公开》** | [p0075] “例如，在一个实施例中，如果最小有效位FET 402'具有导通电阻R<sub>ON</sub>和关断电容C<sub>OFF</sub>，则下一个有效位FET 404'可以二进制加权（类似于MIM电容器的二进制加权）为其前一个有效位FET（即402'）大小的两倍，因此具有导通电阻R<sub>ON</sub>/2，和关断电容C<sub>OFF</sub>*2。” | 目标专利权利要求L要求“晶体管的接通电阻根据二进制比特递增来增大”。然而，对比文件公开的是相反的缩放关系：为了实现恒定的Q因子，晶体管的尺寸（宽度）也进行二进制加权，更高有效位的FET尺寸更大，导致其导通电阻（R<sub>ON</sub>）反而**减小**（例如，从R<sub>ON</sub>减小到R<sub>ON</sub>/2，[p0075]）。这与“接通电阻...增大”的技术特征相矛盾。因此，该特征未被对比文件公开。 |
<<<F>>><<<G>>><<<H>>><<<J>>><<<K>>><<<a>>><<<b>>><<<i>>>