返回项目页面
对比文件列表
1988-09-29_None_发明专利_JPS63233460A Method and circuit device for loading initial program loader to secondary computer_+++D_E_J_a_b_g_k+++.docx
2026-03-27 11:54
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E+++.docx
2026-03-27 11:54
1997-09-19_None_发明专利_JPH09244902A Download circuit_+++E_J_d_g_k_m+++.docx
2026-03-27 11:54
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++D_E_G_H_I_M_a+++.docx
2026-03-27 11:54
2000-01-21_JP2000020492A_发明专利_JP2000020492A Method for downloading program to sub cpu and nc device therefor_+++D_E_g+++.docx
2026-03-27 11:54
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++A_D_E_G_H_I+++.docx
2026-03-27 11:54
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++D_E_J_h+++.docx
2026-03-27 11:54
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++E_J_d_k+++.docx
2026-03-27 11:54
2004-09-09_JP2004252990A_发明专利_JP2004252990A Computer processor and processing device_+++E_G_M_a_b_c_d_e_f_h_i_l+++.docx
2026-03-27 11:54
2005-05-12_JP2005122759A_发明专利_JP2005122759A Data processing system_+++D_E_J_K_M_a_b_g_h+++.docx
2026-03-27 11:54
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++D_E_H_M+++.docx
2026-03-27 11:54
2007-06-21_JP2007157150A_发明专利_JP2007157150A Memory system and memory processing method including the same_+++D_E_M+++.docx
2026-03-27 11:54
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++D_E_G_a_k_l+++.docx
2026-03-27 11:54
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++D_E_J_M_a_g_i_k+++.docx
2026-03-27 11:54
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++D_E_M_a_b_c_f_g_h_i_k_l+++.docx
2026-03-27 11:54
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++D_E_H_J_i+++.docx
2026-03-27 11:54
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i+++.docx
2026-03-27 11:54
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++D_E_J_M_f_k+++.docx
2026-03-27 11:54
2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++D_E_G_M_f_j_l+++.docx
2026-03-27 11:54
2009-03-18_CN101387952A_发明公开_CN101387952A 单芯片多处理器任务调度管理方法_+++d_f_g+++.docx
2026-03-27 11:54
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++D_E_M+++.docx
2026-03-27 11:54
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++D_E_M+++.docx
2026-03-27 11:54
WO2008001671A1_Description_20260321_0237_+++D_E_J_M_k+++.docx
2026-03-27 11:54
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++D_E_H_J_i+++.docx

对比文件名称:2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器

目标专利名称:在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器 CN102812453B

模型名称:DeepSeek-R1

根据目标专利说明书,其核心发明点在于提供一种直接分散加载技术,避免传统加载过程中使用临时缓冲器进行中间拷贝,从而提高效率。具体而言,次要处理器配备有硬件缓冲器和分散加载程序控制器,使得在接收到图像标头后,能够基于标头信息直接将后续接收的数据片段从硬件缓冲器加载到系统存储器的最终目标位置,无需在次要处理器内部进行数据拷贝。

以下将根据目标专利权利要求的特征划分,与对比文件CN101107592A进行逐一比对。

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**特征A**:次要处理器,其包括:系统存储器,用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器,所述图像标头和每个数据片段是分别接收的。说明书第\[0023\]段:“DSP包括‘内部’单通道RAM(SARAM)和双通道RAM(DARAM) 108,以及‘外部’RAM(XRAM) 110。” 说明书第\[0033\]段:“在存储器108中限定有由虚线表示的中间存储区。” 说明书第\[0029\]段:“头部。如图3中的虚线所示,在中间存储区中可以串接几个这种块。”**未被公开**。对比文件公开了次要处理器(DSP)具有系统存储器(内部RAM 108和外部RAM 110),并且提到了一个“中间存储区”。然而,该中间存储区是软件在内部RAM中预留的用于暂存待复制数据的区域(参见步骤212、216、220),其本质是一个软件定义的缓冲区,而非目标专利中专门用于接收图像标头和数据片段的“硬件缓冲器”。目标专利的硬件缓冲器是接收接口数据的专用硬件模块(如USB控制器硬件缓冲器),用于零拷贝直接加载。对比文件未提及此类专用硬件缓冲器。此外,对比文件虽然提及信息块包含“头部”和数据,但整个信息块(含头部)是被主机处理器“填充”到中间存储区的(步骤216),并非由次要处理器“分别接收”图像标头和数据片段。因此,该特征未被对比文件公开。
**特征B**:以及分散加载程序控制器,其配置以:加载所述图像标头说明书第\[0029\]段:“待传送到中间存储区中的代码和/或数据的块包括表示该块的长度和要将该块加载到从存储器中的位置(即,目的地地址)的头部。” 说明书第\[0030\]段:“按计算机技术人员已知的方式在OS友好引导加载器的主机部分中执行所有这种划分和串接。”**未被公开**。对比文件公开了信息块包含头部,且头部由引导加载器(软件)处理以获取长度和目的地地址(参见步骤220复制时需依据头部信息)。然而,处理头部信息的是在从处理器(次要处理器)上运行的引导加载器客户机部分(软件),而非目标专利中所述的专用“分散加载程序控制器”硬件。目标专利的分散加载程序控制器是一个硬件控制器(如DMA控制器),用于在软件处理标头后,直接控制数据从硬件接口缓冲器加载到系统存储器。对比文件未提及任何具有此功能的专用硬件控制器。因此,该特征未被对比文件公开。
**特征C**:,至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器说明书第\[0028\]段:“从处理器将中间存储区的内容复制到其从处理器专用存储器中的合适位置中(步骤220),由此实现其实际加载。” 说明书第\[0029\]段:“待传送到中间存储区中的代码和/或数据的块包括表示该块的长度和要将该块加载到从存储器中的位置(即,目的地地址)的头部。”**未被公开**。这是目标专利的核心发明点——直接分散加载。对比文件公开了基于头部信息将数据加载到系统存储器(外部RAM 110),但其加载路径是:主机处理器将数据块(含头部和数据)推入共享的中间存储区(步骤216),然后从处理器(次要处理器)的软件再将数据从该中间存储区“复制”到其外部RAM中(步骤220)。这个过程涉及一次从中间存储区到目标存储器的数据拷贝操作,并非目标专利所强调的“直接地从硬件缓冲器分散加载”。目标专利的“直接加载”意味着数据从通信接口的硬件缓冲器不经CPU介入或软件拷贝,直接由硬件控制器写入最终系统存储器地址。对比文件的方法存在明确的复制步骤,因此未公开该直接分散加载特征。
**特征D**:主要处理器,其与存储器耦合,所述存储器存储用于所述次要处理器的所述可执行软件图像《直接公开》说明书第\[0007\]段:“图1中的虚线描绘出主机设备与从设备之间(在该实施例中是ARM与DSP之间)的硬件边界,以及非易失性存储器106。” 说明书第\[0008\]段:“可通过普通的‘推’方法从非易失性存储器106对SARAM和DARAM 108进行加载。” 说明书第\[0023\]段:“ARM主机CPU 102可以访问非易失性存储器106和DSP的SARAM和DARAM 108,但不能访问DSP的XRAM 110,而DSP从CPU 104可以访问所有RAM 108、110。”**直接公开**。对比文件明确描述了主机处理器(ARM CPU 102,即主要处理器)与非易失性存储器106耦合,并且该存储器存储用于从处理器(DSP 104,即次要处理器)的程序代码(即可执行软件图像)。例如,说明书提到从非易失性存储器加载代码到从处理器。因此,对比文件直接公开了主要处理器耦合到存储用于次要处理器的可执行软件图像的存储器。
**特征E**:接口,其以通信方式耦合所述主要处理器和所述次要处理器,所述可执行软件图像由所述次要处理器经由所述接口接收。《直接公开》说明书第\[0021\]段:“可以使用所有代码和数据访问都在已被加载的存储器(在本实施例中是SARAM和DARAM 108)中的包括常规通信机制在内的OS机制。作为DMA、共享存储器以及结构化寄存器的高级抽象的这些OS通信机制,比简单的信号机(semaphore)更有能力,并且使得主机处理器能够与尚未完全启动的处理器(从处理器)进行高效通信。”**直接公开**。对比文件明确提到了主机处理器与从处理器之间存在通信机制,如DMA、共享存储器等,这些机制构成了以通信方式耦合两者的“接口”。可执行软件图像(代码/数据)正是通过这些通信机制(接口)由从处理器接收的(例如,步骤216中主机将信息填充到中间存储区,步骤220中从处理器从中间存储区获取)。因此,该特征被对比文件直接公开。
**特征F**:其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器,而不在所述次要处理器上的系统存储器位置之间拷贝数据。说明书第\[0028\]段:“从处理器将中间存储区的内容复制到其从处理器专用存储器中的合适位置中(步骤220),由此实现其实际加载。”**未被公开**。目标专利强调“直接加载”且“不在系统存储器位置之间拷贝数据”。对比文件的方法明确包含一个“复制”操作(步骤220),即数据从一个系统存储器位置(内部RAM中的中间存储区)被复制到另一个系统存储器位置(外部RAM)。这正是一种在系统存储器位置之间的数据拷贝。对比文件未公开任何硬件控制器能绕过这种拷贝而直接加载。因此,该特征未被公开。
**特征G**:其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。说明书第\[0029\]段:“待传送到中间存储区中的代码和/或数据的块包括表示该块的长度和要将该块加载到从存储器中的位置(即,目的地地址)的头部。”**未被公开**。目标专利的“原始图像数据”强调数据以无额外包标头的形式(即“原始数据”)从主要处理器发送(参见目标专利说明书第\[0048\]段)。对比文件虽然传送包含代码/数据的“信息块”,且块前有描述长度和目的地的“头部”,但这个头部是数据内容的一部分,用于指示加载目的地,而非通信协议层面的包标头。对比文件未讨论其通信机制(如DMA)是否添加或剥离协议层标头,也未强调“原始图像数据”的传输方式。因此,该特征未被对比文件公开。
**特征H**:其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。《直接公开》说明书第\[0029\]段:“待传送到中间存储区中的代码和/或数据的块包括表示该块的长度和要将该块加载到从存储器中的位置(即,目的地地址)的头部。” 结合说明书第\[0028\]段步骤220:“从处理器将中间存储区的内容复制到其从处理器专用存储器中的合适位置中”。**直接公开**。对比文件公开了信息块包含头部,头部中指明了要加载到从存储器中的位置(目的地地址)。从处理器在处理该信息块时(步骤220复制操作前或过程中),必然需要处理该头部以确定数据应复制到系统存储器(外部RAM)中的哪个(哪些)位置。这直接对应于次要处理器处理(图像)标头以确定系统存储器内存储位置的技术特征。
**特征I**:其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。《隐含公开》说明书第\[0028\]段:“从处理器将中间存储区的内容复制到其从处理器专用存储器中的合适位置中(步骤220),由此实现其实际加载。” 说明书第\[0029\]段:“待传送到中间存储区中的代码和/或数据的块包括表示该块的长度和要将该块加载到从存储器中的位置(即,目的地地址)的头部。”**隐含公开**。对比文件公开了信息块(包含头部和数据)被主机处理器加载到中间存储区(步骤216)后,从处理器将其复制到外部RAM的合适位置(步骤220)。为了执行复制操作,从处理器必须在复制数据之前,基于信息块中的头部确定数据在外部RAM中的目标位置。虽然对比文件未明确描述处理头部和复制数据这两个动作的先后顺序,但本领域技术人员可以毫无疑义地推断,必须先解析头部获知目标地址,才能进行有目的的复制。因此,该技术特征被对比文件隐含公开。
**特征J**:其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器,所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。《直接公开》说明书第\[0008\]段:“当在引导过程中需要向XRAM 110加载代码时,需要一种引导加载器解决方案”。 说明书第\[0021\]段:“OS友好引导加载器的从部分已被加载,并且正在执行从处理器的空闲进程。” 说明书第\[0022\]段:“从处理器的空闲进程在从处理器的对主机处理器可见的存储器(如‘内部’存储器108)中的存储器堆栈中预留一存储器块(步骤212)。” 说明书第\[0016\]段:“引导加载器(有时称为启动加载器或引导程序加载器)是可从非易失性存储器(诸如只读存储器(ROM))“推入”到系统的RAM中或者加载到 RAM中的指令集合”。**直接公开**。对比文件明确描述了引导加载器的概念(第\[0016\]段),并指出其可从ROM(一种非易失性存储器)加载。在具体实施中,OS友好引导加载器包含一个在从处理器(次要处理器)上运行的“客户机部分”或“从部分”(第\[0021\]段),该部分软件负责起始加载过程(例如,预留中间存储区并向主机发送信息,步骤212、214)。虽然对比文件未明确说明该引导加载程序代码存储在哪类非易失性存储器中,但根据本领域公知常识和对比文件第\[0016\]段的描述,引导加载程序通常存储在ROM等非易失性存储器中。从处理器通过执行该引导加载程序来起始传送过程(如发送关于中间存储区的信息),这直接对应于目标专利的特征。
**特征K**:其中所述主要和次要处理器位于不同芯片上。未找到明确描述主要处理器和次要处理器位于不同芯片上的内容。说明书第\[0007\]段提到了“硬件边界”,但未明确是芯片间边界。**未被公开**。对比文件描述了多处理器系统(主机处理器和客户机处理器),但未明确说明这两个处理器是集成在同一芯片(如SoC)还是位于不同芯片上。虽然附图可能暗示为不同模块,但文本部分并未明确指出“不同芯片”。因此,该特征未被对比文件公开。
**特征L**:其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中,而不将整个可执行软件图像存储在所述硬件缓冲器中。说明书第\[0033\]段:“在存储器108中限定有由虚线表示的中间存储区。” 说明书第\[0028\]段及图3相关描述:中间存储区用于暂存待复制到外部RAM的数据块。**未被公开**。对比文件使用了“中间存储区”来暂存待加载的数据块。虽然中间存储区可能小于整个可执行图像(因为数据可以分块加载),但该中间存储区是软件在系统存储器(内部RAM)中预留的区域,并非目标专利所指的专用“硬件缓冲器”。目标专利的特征强调不将整个图像存储在“硬件缓冲器”中,而对比文件既未提及“硬件缓冲器”,也未讨论整个图像是否存储于某处。因此,该特征未被对比文件公开。
**特征M**:其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。说明书第\[0039\]段:“预期本发明可在包括例如移动通信设备的广泛的各种环境下实施。较新的这种装置可使用在此描述的OS友好引导加载器来引导它们的 DSP,这些DSP被提供用于与它们的主处理器软件系统相协作地处理多媒体任务。”**未被公开**。对比文件仅泛泛提及了“移动通信设备”等可能的应用环境,这是一种示例性说明,并未将权利要求的技术方案明确限定于或集成于“移动电话、机顶盒…”等具体列举的装置中。这种泛泛的举例不构成对“集成到…至少一者中”这一具体限定技术特征的公开。因此,该特征未被对比文件公开。

<<<D>>><<<E>>><<<H>>><<<J>>><<<i>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE