对比文件名称：2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade
目标专利名称：在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN102812453B
模型名称：GPT-4
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 特征A：次要处理器，其包括：系统存储器，用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器，所述图像标头和每个数据片段是分别接收的。 <br>《直接公开》 | “slave processors 14, 16, and 18 ... possess only SDRAM devices.” (说明书第[0013]段)<br>“bootstrap interface module ... an address/command register 52, and a data register 54.” (说明书第[0027]段)<br>“The master processor 12 would first use its bootstrap interface module 22 and the bootstrap bus 20 to send commands to configure the relevant configuration registers of the slave processor memory controller.” (说明书第[0029]段)<br>“the master bootstrap interface module transfers the boot image to the slave's SDRAM devices using the memory write command.” (说明书第[0044]段) | 对比文件公开了从处理器(slave processor)具有SDRAM设备，即系统存储器（说明书第[0013]段）。对比文件还公开了每个处理器（包括从处理器）都包含一个引导接口模块（bootstrap interface module），该模块内包含地址/命令寄存器（address/command register）和数据寄存器（data register）（说明书第[0027]段）。这些寄存器用于接收主处理器通过引导总线发送的地址/命令字和数据字，起到了硬件缓冲器的作用。主处理器首先发送命令（可视为类似于“图像标头”的配置信息）来配置从处理器的内存控制器（说明书第[0029]段），然后使用内存写命令将引导映像（boot image，即可执行软件图像的数据部分）传输到从处理器的SDRAM（说明书第[0044]段）。因此，从处理器通过其引导接口模块中的寄存器分别接收了配置命令（类似标头）和引导映像数据（类似数据片段）。该特征被对比文件直接公开。 |
| 特征B：以及分散加载程序控制器，其配置以：加载所述图像标头 <br>《隐含公开》 | “memory controller 30” (说明书第[0016]段)<br>“The master processor 12 would first use its bootstrap interface module 22 and the bootstrap bus 20 to send commands to configure the relevant configuration registers of the slave processor memory controller.” (说明书第[0029]段)<br>“The command/address signal preferably has a bit field dedicated to a slave select signal...” (说明书第[0031]段) | 目标专利中的“分散加载程序控制器”是一个专用硬件，负责根据图像标头信息将数据直接加载到系统存储器的不同位置。对比文件中，从处理器包含一个内存控制器（memory controller 30）（说明书第[0016]段），该控制器由主处理器通过引导总线发送的命令进行配置（说明书第[0029]段）。这些配置命令包含了内存映射等信息，类似于“图像标头”的功能，用于告知从处理器其引导代码应放置在系统存储器（SDRAM）中的位置（例如，通过配置MEM_BA寄存器，见说明书第[0018]段及图4描述）。虽然对比文件没有明确命名为“分散加载程序控制器”，但其内存控制器接收并执行来自主处理器的配置命令（即加载了配置信息/标头），从而在引导过程中起到了根据“标头”信息管理数据加载的作用。本领域技术人员可以合理推断，这种接收配置信息并据此管理内存访问的控制器，实质上执行了“加载图像标头”以进行后续数据放置准备的功能。因此，该技术特征被对比文件隐含公开。 |
| 特征C：，至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器 <br>《未公开》 | “The master bootstrap interface module transfers the boot image to the slave's SDRAM devices using the memory write command.” (说明书第[0044]段)<br>“...write to a slave processor's external memory...” (说明书第[0030]段) | 目标专利的核心在于“分散加载”，即基于图像标头信息，将多个数据片段直接加载到系统存储器中非连续的目标地址。对比文件公开了主处理器使用“内存写命令”（memory write command）将引导映像（boot image）写入从处理器的SDRAM（说明书第[0044]段）。然而，对比文件描述的写入过程是基于主处理器预先配置好的内存映射（例如，通过设置MEM_BA寄存器将地址0x1fc0_0000映射到SDRAM的特定区域），然后将整个引导代码作为一个整体或按顺序写入连续或特定映射的地址空间（说明书第[0044]段步骤4）。整个过程由主处理器主导和控制，从处理器被动接收数据并存储到由主处理器指定的地址。对比文件没有公开从处理器端存在一个能够基于已加载的“图像标头”（即配置信息）主动地、直接地将接收到的多个数据“片段”分散加载到系统存储器中不同（非连续）位置的专用硬件控制器。目标专利强调“分散”和基于标头的直接加载，而对比文件是主处理器执行“集中”写入。因此，该技术特征未被对比文件公开。 |
| 特征D：主要处理器，其与存储器耦合，所述存储器存储用于所述次要处理器的所述可执行软件图像 <br>《直接公开》 | “master processor 12 has both a ROM device and a synchronous-dynamic RAM (SDRAM).” (说明书第[0013]段)<br>“slave processors ... do not have ROM devices for storing boot code ... their boot code will be transmitted by the master processor 12 ...” (说明书第[0013]段) | 对比文件明确公开了主处理器（master processor 12）与ROM设备耦合（说明书第[0013]段）。同时，明确指出从处理器没有用于存储引导代码的ROM设备，其引导代码将由主处理器传输（说明书第[0013]段）。这意味着用于从处理器的可执行软件图像（即引导代码）存储在与主处理器耦合的存储器（ROM）中。该特征被对比文件直接公开。 |
| 特征E：接口，其以通信方式耦合所述主要处理器和所述次要处理器，所述可执行软件图像由所述次要处理器经由所述接口接收。 <br>《直接公开》 | “cascade bootstrap bus 20” (说明书第[0013]段)<br>“master processor 12 to the individual slave processors over a cascade bootstrap bus 20.” (说明书第[0013]段)<br>“slave bootstrap interface module 24 is shown receiving signals from the bootstrap bus 20.” (说明书第[0014]段) | 对比文件公开了连接主处理器和从处理器的“级联引导总线”（cascade bootstrap bus 20）（说明书第[0013]段），主处理器通过该总线向各个从处理器传输引导代码（说明书第[0013]段）。从处理器的引导接口模块从该总线接收信号（说明书第[0014]段）。该总线即为以通信方式耦合主要处理器和次要处理器的接口，且可执行软件图像（引导代码）经由该接口由次要处理器接收。该特征被对比文件直接公开。 |
| 特征F：其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器，而不在所述次要处理器上的系统存储器位置之间拷贝数据。 <br>《隐含公开》 | “The master bootstrap interface module transfers the boot image to the slave's SDRAM devices using the memory write command.” (说明书第[0044]段)<br>“The data register 54 in the master bootstrap interface module 22 contains data to be written to the slave processor.” (说明书第[0035]段)<br> 结合“slave bootstrap interface module 24 ... address/command register 52, and a data register 54.” (说明书第[0027]段) | 目标专利强调避免在次要处理器内部进行数据拷贝。对比文件公开了主处理器通过引导总线将引导映像数据写入从处理器的SDRAM（说明书第[0044]段）。数据从主处理器的数据寄存器（说明书第[0035]段）通过总线传输到从处理器的数据寄存器（硬件缓冲器）（说明书第[0027]段），然后根据内存控制器的配置，被写入SDRAM的指定位置。虽然对比文件未明确描述从处理器内部是否存在其他拷贝步骤，但从其描述的系统架构和引导流程（主处理器直接写入从处理器内存）来看，本领域技术人员可以合理推断，数据从从处理器的引导接口模块寄存器（硬件缓冲器）被写入SDRAM（系统存储器）的过程是直接的，旨在高效加载引导代码，而没有动机在SDRAM内部不同位置之间进行额外的拷贝操作。这种直接写入内存的方式隐含了“不在次要处理器上的系统存储器位置之间拷贝数据”的技术手段。因此，该技术特征被对比文件隐含公开。 |
| 特征G：其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。 <br>《直接公开》 | “The master bootstrap interface module transfers the boot image to the slave's SDRAM devices using the memory write command.” (说明书第[0044]段)<br>“the master bootstrap interface module 22 to start the transmit operation. The transmit operation simply involves sequentially shifting the data ... onto the bootstrap data line 46” (说明书第[0035]段) | 对比文件公开了主处理器使用“内存写命令”（memory write command）将引导映像（boot image）传输到从处理器的SDRAM（说明书第[0044]段）。传输操作包括将数据寄存器中的内容顺序移位到引导数据线上（说明书第[0035]段）。整个过程中，传输的是引导代码的原始数据，没有提及对数据添加额外的应用层包标头（仅有底层总线协议信号，如时钟、选通和数据）。因此，可执行软件图像的原始图像数据由次要处理器经由引导总线接口接收。该特征被对比文件直接公开。 |
| 特征H：其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。 <br>《直接公开》 | “The master processor 12 would first use its bootstrap interface module 22 and the bootstrap bus 20 to send commands to configure the relevant configuration registers of the slave processor memory controller.” (说明书第[0029]段)<br>“The master bootstrap interface module 22 sets the MEM_BA2 and MEM_BA7 registers in the slave memory controllers 30...” (说明书第[0042]段) | 对比文件公开了主处理器首先发送命令来配置从处理器内存控制器的相关配置寄存器（说明书第[0029]段），例如设置MEM_BA2和MEM_BA7寄存器（说明书第[0042]段）。这些配置命令包含了内存映射信息，例如将特定地址范围映射到SDRAM的物理区域（见说明书第[0024]段表格和图4）。从处理器的内存控制器接收并处理这些配置命令（类似于处理“图像标头”），从而确定了引导代码数据（即“数据片段”）在系统存储器（SDRAM）内的存储位置（例如，将引导代码中对应于地址0x1fc0_0000的部分写入SDRAM的特定位置）。该特征被对比文件直接公开。 |
| 特征I：其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。 <br>《直接公开》 | “The master processor 12 would first use its bootstrap interface module 22 and the bootstrap bus 20 to send commands to configure the relevant configuration registers of the slave processor memory controller.” (说明书第[0029]段)<br>“Then it will use the memory write command to write the boot code into the external memory ... of each slave processor.” (说明书第[0030]段) | 对比文件明确描述了引导过程的顺序：主处理器首先发送配置命令（可视为发送“图像标头”信息）来设置从处理器的内存映射寄存器（说明书第[0029]段），然后才使用内存写命令将引导代码数据写入从处理器的外部内存（说明书第[0030]段）。这表明从处理器在接收实际的引导代码数据（即“数据片段”）之前，已经基于先前接收到的配置命令（“图像标头”）确定了数据在系统存储器中的存储位置。该特征被对比文件直接公开。 |
| 特征J：其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器，所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。 <br>《未公开》 | “slave processors ... do not have ROM devices for storing boot code” (说明书第[0013]段)<br>“slave processors ... possess only SDRAM devices.” (说明书第[0013]段) | 对比文件明确指出从处理器没有用于存储引导代码的ROM设备（非易失性存储器）（说明书第[0013]段），并且只拥有SDRAM设备（易失性存储器）。从处理器的引导过程由主处理器发起和控制，主处理器主动配置从处理器的内存控制器并传输引导代码。对比文件没有描述从处理器自身具有存储引导加载程序的非易失性存储器，并由该引导加载程序来发起或请求可执行软件图像的传送。相反，从处理器处于被动接收状态。因此，该技术特征未被对比文件公开。 |
| 特征K：其中所述主要和次要处理器位于不同芯片上。 <br>《未公开》 | 对比文件未明确说明主处理器和从处理器是否位于不同芯片上。说明书附图1显示了一个包含多个处理器的系统框图，但未指定它们是单芯片多核还是多芯片。虽然本领域技术人员知道处理器可以集成在不同芯片上，但对比文件文本本身并未公开这一特定限定。因此，根据对比文件公开的内容，该技术特征未被公开。 | |
| 特征L：其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中，而不将整个可执行软件图像存储在所述硬件缓冲器中。 <br>《隐含公开》 | “bootstrap interface module ... an address/command register 52, and a data register 54.” (说明书第[0027]段)<br>“The master bootstrap interface module transfers the boot image to the slave's SDRAM devices using the memory write command.” (说明书第[0044]段) | 对比文件公开了引导接口模块中包含地址/命令寄存器和数据寄存器作为硬件缓冲器（说明书第[0027]段）。主处理器将整个引导映像传输到从处理器的SDRAM中（说明书第[0044]段）。考虑到引导映像的大小通常远大于寄存器的容量，本领域技术人员可以合理推断，在传输过程中，数据是分批次通过数据寄存器（硬件缓冲器）传输的，即每次只有引导映像的一部分（“部分”）存储在硬件缓冲器中，然后被写入系统存储器（SDRAM），而不是将整个引导映像同时存储在硬件缓冲器中。这种流式传输和写入的方式，隐含了“不将整个可执行软件图像存储在所述硬件缓冲器中”的技术特征。因此，该技术特征被对比文件隐含公开。 |
| 特征M：其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。 <br>《未公开》 | 对比文件全文未提及将所述多处理器系统集成到任何具体的终端设备中，例如移动电话、机顶盒等。其背景和应用场景主要涉及多处理器系统的引导过程，未限定具体的集成产品。因此，该技术特征未被对比文件公开。 |
<<<A>>><<<D>>><<<E>>><<<G>>><<<H>>><<<I>>>