对比文件名称：2004-03-18_JP2004088045A_发明专利_JP2004088045A Thin film magnetic storage device and semiconductor integrated circuit device equipped with it
目标专利名称：420制造磁性随机存取存储器的系统和方法CN102484111B
模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 所述方法包含：将金属层的一部分形成为具有大体上直线状部分的源极线<br>**《隐含公开》** | 【0006】“データ読出時にトンネル磁気抵抗素子ＴＭＲを接地電圧ＧＮＤにプルダウンするためのソース線ＳＬとが設けられる。”<br>【0021】“ソース線ＳＬは、アクセストランジスタＡＴＲのソース／ドレイン領域３１０を接地電圧ＧＮＤと結合するための配線である。”<br>【0103】“活性層は、同一行に対応するアクセストランジスタＡＴＲ間で共有されるように、行方向に延在して設けられる。すなわち、この活性層は、接地電圧ＧＮＤと結合されて、ソース線ＳＬとして作用する。” | 对比文件明确公开了“ソース線ＳＬ”（源极线SL），其作用是在数据读出时将MTJ下拉至接地电压GND（【0006】），并作为连接晶体管源/漏区与接地电压的布线（【0021】）。在【0103】中进一步描述，该源极线由活性层沿行方向延伸形成。结合图4、图7、图22等附图，本领域技术人员可以毫无疑义地理解，为了连接同一行的多个晶体管，该源极线必然具有沿行方向延伸的“大体上直线状部分”。尽管对比文件未用文字明确强调其“直线状”，但从其“延在して設けられる”（延伸设置）的描述及附图所示的布线布局来看，该技术特征已被对比文件所隐含公开。 |
| **技术特征B：** 使用第一通孔将所述源极线在所述大体上直线状部分处耦合到第一晶体管<br>**《直接公开》** | 【0019】“ソース／ドレイン領域３１０は、コンタクトホール３４１に形成される金属膜を介して、ソース線ＳＬと電気的に結合される。”<br>【0103】“アクセストランジスタＡＴＲのソース／ドレイン領域３１０を形成する活性層は、同一行に対応するアクセストランジスタＡＴＲ間で共有されるように、行方向に延在して設けられる。すなわち、この活性層は、接地電圧ＧＮＤと結合されて、ソース線ＳＬとして作用する。” | 对比文件直接公开了源极线（SL）通过接触孔（コンタクトホール，即通孔）与晶体管的源/漏区域（310）电结合（【0019】）。该源/漏区域即构成晶体管的一部分。因此，“使用通孔将源极线耦合到晶体管”这一技术特征被对比文件直接公开。其作用与目标专利相同，均是建立源极线与晶体管之间的电连接。 |
| **技术特征C：** 其中所述第一晶体管经配置以将从所述源极线接收的第一电流供应到第一磁性隧道结装置<br>**《隐含公开》** | 【0005】“アクセストランジスタＡＴＲは、ビット線ＢＬおよびソース線ＳＬとの間に、トンネル磁気抵抗素子ＴＭＲと直列に接続される。”<br>【0018】“データ読出時においては、アクセストランジスタＡＴＲは、ワード線ＷＬの活性化に応答してターンオンする。これにより、トンネル磁気抵抗素子ＴＭＲは、接地電圧ＧＮＤでプルダウンされた状態でビット線ＢＬと電気的に結合される。” | 对比文件公开了存储器单元包含MTJ（TMR）和访问晶体管（ATR），且两者串联在比特线（BL）和源极线（SL）之间（【0005】）。在数据读出时，晶体管导通，将MTJ连接到接地的源极线（SL）（【0018】）。本领域技术人员可以理解，在数据写入或读出过程中，当晶体管导通时，电流路径会从比特线（BL）流经MTJ（TMR）、再流经晶体管（ATR）、最终到达源极线（SL）。因此，晶体管被配置为在导通时，允许电流从源极线（SL）流向MTJ（在读出时，源极线为地电位，电流流向地；在目标专利中，源极线提供电流，方向相反，但晶体管作为电流通路的核心功能相同）。尽管电流方向因电路配置目的（接地 vs. 供电）而不同，但“晶体管经配置以将从源极线（侧）接收的电流供应到MTJ装置”这一电连接关系和功能配置已被对比文件隐含公开。 |
| **技术特征D：** 使用第二通孔将所述源极线耦合到第二晶体管<br>**《隐含公开》** | 【0103】“活性層は、同一行に対応するアクセストランジスタＡＴＲ間で共有されるように、行方向に延在して設けられる。すなわち、この活性層は、接地電圧ＧＮＤと結合されて、ソース線ＳＬとして作用する。” | 对比文件【0103】明确指出，源极线（SL）是由同一行对应的多个访问晶体管（ATR）所共享的活性层延伸形成。这意味着一条源极线会耦合到该行上的多个晶体管。既然已经公开了使用通孔（接触孔341）将源极线耦合到第一个晶体管（【0019】），那么基于相同的结构和制造方法，为了连接同一源极线上的第二个晶体管，必然也需要使用通孔。因此，“使用第二通孔将所述源极线耦合到第二晶体管”这一特征，是本领域技术人员根据对比文件公开的共享源极线结构和通孔连接方式能够直接且毫无疑义地推导出的，属于隐含公开。 |
| **技术特征E：** 其中所述第二晶体管经配置以将从所述源极线接收的第二电流供应到第二磁性隧道结装置<br>**《隐含公开》** | 【0005】“アクセストランジスタＡＴＲは、ビット線ＢＬおよびソース線ＳＬとの間に、トンネル磁気抵抗素子ＴＭＲと直列に接続される。”<br>【0103】“活性層は、同一行に対応するアクセストランジスタＡＴＲ間で共有されるように、行方向に延在して設けられる。すなわち、この活性層は、接地電圧ＧＮＤと結合されて、ソース線ＳＬとして作用する。” | 结合特征C和D的论述，对比文件公开了存储器单元的基本结构：MTJ（TMR）与访问晶体管（ATR）串联在BL和SL之间，且一条源极线被同一行上多个晶体管共享。因此，第二个晶体管与第一个晶体管结构相同，同样被配置为：当其导通时，形成从比特线（BL）经第二MTJ、第二晶体管到共享源极线（SL）的电流路径。故“第二晶体管经配置以将从所述源极线接收的第二电流供应到第二磁性隧道结装置”这一特征，是同一源极线上多个相同存储单元结构的必然体现，被对比文件隐含公开。 |
| **技术特征F：** 其中所述第一通孔将所述源极线连接到另一金属层内的分路器<br>**《未公开》** | 无相应描述。 | 目标专利中的“分路器”（如源极接点分路器106）是一个位于不同金属层（M1）、用于汇聚多个源极接点以降低接触电阻的中间导电结构。对比文件虽然描述了通过接触孔（341）将源极线（SL）与晶体管的源/漏区连接（【0019】），但并未提及在通孔与晶体管源/漏区之间，或在通孔与源极线之间，还存在一个位于另一金属层内的、被称为“分路器”的中间连接部件。该特征涉及一种特定的、旨在降低接触电阻的布局设计，对比文件未公开此结构。 |
| **技术特征G：** 且其中所述分路器耦合到：第一源极接点，其耦合到所述第一晶体管的源极端子<br>**《未公开》** | 无相应描述。 | 由于对比文件未公开特征F中的“分路器”，因此自然也未公开该分路器耦合到“第一源极接点”的特征。目标专利中通过分路器连接多个源极接点以降低电阻的特定设计，在对比文件中没有对应记载。 |
| **技术特征H：** 第二源极接点，其耦合到所述第一晶体管的所述源极端子<br>**《未公开》** | 无相应描述。 | 同上，对比文件未公开涉及“分路器”及“多个源极接点”的设计。目标专利中为一个晶体管的源极端子设置两个源极接点的特定技术手段，在对比文件中没有公开。 |
| **技术特征I：** 其中所述源极线大体上无支路<br>**《隐含公开》** | 【0103】“活性層は、同一行に対応するアクセストランジスタＡＴＲ間で共有されるように、行方向に延在して設けられる。すなわち、この活性層は、接地電圧ＧＮＤと結合されて、ソース線ＳＬとして作用する。” | 对比文件【0103】描述源极线（SL）是沿行方向延伸设置的活性层，用于被同一行的多个晶体管共享。结合附图（如图4、图7的布局）可以看出，这种沿单一方向（行方向）延伸以连接一排晶体管的布线，其本身通常就是“大体上无支路”的直线状或条状结构，目的是为整行单元提供统一的接地（或供电）路径。虽然对比文件文字未明确使用“无支路”一词，但根据其功能和图示布局，本领域技术人员能够合理推断出该共享的源极线是连续、无分支的。因此，该特征被隐含公开。 |
| **技术特征J：** 其中所述金属层为大体上平面的且定位于与所述第一晶体管相距第一距离处且与所述第二晶体管相距第二距离处<br>**《直接公开》** | 【0026】“各金属配線層は、より上層側、あるいは下層側に位置するほど、相対的に広い配線幅を確保することができる。”<br>（结合上下文及附图，源极线SL形成于特定的金属层或活性层，这些层本身是平面的，且与晶体管所在层有确定的垂直距离） | 对比文件描述了多层金属布线结构（【0026】），并展示了存储器件的截面图（如图10、图13、图26等）。在这些附图中，源极线（无论是扩散层形成的还是金属层形成的）位于与晶体管有确定垂直间距的平面上。由于一条源极线连接同一行的多个晶体管，该源极线所在的平面层与它连接的第一晶体管、第二晶体管之间的垂直距离（第一距离、第二距离）在物理结构上是由工艺层叠决定的。因此，“金属层为大体上平面的且定位于与第一晶体管相距第一距离处且与第二晶体管相距第二距离处”这一描述，是对半导体器件中不同平面布线层与有源器件层之间基本位置关系的客观陈述，已被对比文件直接公开。 |
| **技术特征K：** 其中所述第一距离与所述第二距离大体上相同<br>**《直接公开》** | 【0103】“活性層は、同一行に対応するアクセストランジスタＡＴＲ間で共有されるように、行方向に延在して設けられる。すなわち、この活性層は、接地電圧ＧＮＤと結合されて、ソース線ＳＬとして作用する。” | 如特征J所述，源极线（SL）是一个在同一平面层上沿行方向延伸的连续结构。它连接同一行的多个晶体管（包括第一和第二晶体管）。因此，该源极线所在的平面层与它所连接的、位于同一行上的不同晶体管之间的垂直距离必然是相同的。这是由共享同一布线层的物理结构所决定的。因此，该特征被对比文件直接公开。 |
| **技术特征L：** 其中通过使用第三通孔和第四通孔将所述源极线的一部分与另一导电线的大体上直线状部分并联连接<br>**《未公开》** | 无相应描述。 | 目标专利中为了降低源极线电阻，采用并联导线（240）并通过多个通孔（如230, 232）与源极线并联连接的特定技术手段。对比文件全文未提及任何通过额外导线与源极线并联以降低其电阻的设计。因此，该特征未被对比文件公开。 |
| **技术特征M：** 其中形成所述金属层、将所述源极线电连接到所述第一晶体管和将所述源极线电连接到所述第二晶体管由集成到电子装置中的处理器控制<br>**《未公开》** | 无相应描述。 | 对比文件涉及MRAM器件的结构、制造方法和设计规则，但并未提及在制造过程中，由“集成到电子装置中的处理器”来控制具体的形成和连接步骤。该特征限定了制造过程的控制主体，属于方法执行层面的特定限定，在对比文件中没有对应公开。 |
<<<B>>><<<J>>><<<K>>>
<<<a>>><<<c>>><<<d>>><<<e>>><<<i>>>