对比文件名称：US2002061072A1_Description_20260321_0349
目标专利名称：多重发射器系统及方法 CN101965708B
模型名称：deepseek-chat
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：第一发射器，其耦合到第一发射线路**<br>《直接公开》 | [0046] "A suitable transmitter for use in an N-node (i.e. an N conductor) system in accordance with the present invention is shown in FIG. 6. That transmitter consists of a data encoder 26... and a transmitter, indicated generally by the reference numeral 27, that takes the control signals and generates a set of outputs (P1 to Pn) for transmission."<br>[0047] "Transmitter 27 comprises current source 28 and sink 29, PMOS transistors 30 to 32, NMOS transistors 33 to 35, resistors 36 to 38 and conductors 39 to 41... The drains of PMOS transistors 30 to 32 and NMOS transistors 33 to 35 are also connected to a first terminal of resistors 36 to 38 respectively... The gates of PMOS transistors 30 to 32 are connected to outputs CP1, CP2 and CPn of the data encoder 26 respectively and the gates of NMOS transistors 33 to 35 are connected to the outputs CN1, CN2 and CNn of the data encoder respectively."<br>（翻译：一个适用于根据本发明的N节点（即N导体）系统的发射器如图6所示。该发射器包括数据编码器26...和通常由附图标记27指示的发射器，其接收控制信号并产生一组输出（P1至Pn）用于传输。发射器27包括电流源28和电流沉29、PMOS晶体管30至32、NMOS晶体管33至35、电阻36至38以及导体39至41... PMOS晶体管30至32和NMOS晶体管33至35的漏极也分别连接到电阻36至38的第一端... PMOS晶体管30至32的栅极分别连接到数据编码器26的输出CP1、CP2和CPn，NMOS晶体管33至35的栅极分别连接到数据编码器的输出CN1、CN2和CNn。） | 对比文件明确公开了一个多节点（N≥3）发射系统，包括至少三个发射通道。附图6和相应描述具体示出了三个发射器（由晶体管30/33、31/34、32/35及其驱动线路P1、P2、P3构成）。其中，由晶体管30和33构成的驱动电路连接到导体/线路P1（通过电阻36），这直接公开了“耦合到第一发射线路的第一发射器”这一技术特征。 |
| **技术特征B：第二发射器，其耦合到第二发射线路**<br>《直接公开》 | [0047] "Transmitter 27 comprises current source 28 and sink 29, PMOS transistors 30 to 32, NMOS transistors 33 to 35, resistors 36 to 38 and conductors 39 to 41... The drains of PMOS transistors 30 to 32 and NMOS transistors 33 to 35 are also connected to a first terminal of resistors 36 to 38 respectively... The gates of PMOS transistors 30 to 32 are connected to outputs CP1, CP2 and CPn of the data encoder 26 respectively and the gates of NMOS transistors 33 to 35 are connected to the outputs CN1, CN2 and CNn of the data encoder respectively."<br>（翻译：发射器27包括电流源28和电流沉29、PMOS晶体管30至32、NMOS晶体管33至35、电阻36至38以及导体39至41... PMOS晶体管30至32和NMOS晶体管33至35的漏极也分别连接到电阻36至38的第一端... PMOS晶体管30至32的栅极分别连接到数据编码器26的输出CP1、CP2和CPn，NMOS晶体管33至35的栅极分别连接到数据编码器的输出CN1、CN2和CNn。） | 基于与特征A相同的附图6和段落[0047]，由晶体管31和34构成的驱动电路连接到导体/线路P2（通过电阻37），这直接公开了“耦合到第二发射线路的第二发射器”这一技术特征。 |
| **技术特征C：第三发射器，其耦合到第三发射线路，其中所述三个发射器中的两者为传导的且其中所述三个发射器中的至少一者为不传导的**<br>《直接公开》 | [0011] "the signal comprising for each symbol an active signal on each of two of those channels and an inactive signal on the remaining channel or channels"<br>[0013] "In an alternative embodiment, one of the active signals is provided as a current of a first sense and the other active signal as a current of a second sense, the first and second sense being opposite to each other. The inactive signal may have a current that is substantially zero."<br>[0046]-[0048] 描述了N节点（N≥3）发射器，以及控制信号如何选择性地导通一个PMOS管和一个NMOS管，从而使对应的两个线路/节点活跃（一个拉高，一个拉低），而其余线路/节点处于不活跃状态（连接到公共电压，无电流驱动）。<br>（翻译：[0011]：对于每个符号，信号包括在那些通道中的两个上的活跃信号和在剩余的一个或多个通道上的不活跃信号。[0013]：在另一个实施例中，一个活跃信号以第一方向的电流提供，另一个活跃信号以第二方向的电流提供，第一方向和第二方向彼此相反。不活跃信号可以具有基本为零的电流。） | 对比文件的核心发明思想就是在每个符号周期内，在至少三个通道（线路）中，恰好两个通道有活跃信号（一个拉高，一个拉低），其余通道为不活跃信号。段落[0011]明确阐述了该原理。段落[0013]进一步说明活跃信号可以是方向相反的电流，不活跃信号电流基本为零。附图6及段落[0046]-[0048]具体描述了实现该原理的三节点（N=3）发射器电路实例，通过控制CP和CN信号，使得在任一时刻，只有一个PMOS管和一个NMOS管导通（对应两个活跃线路），而其余晶体管关闭（对应至少一个不活跃线路）。这直接公开了目标专利权利要求中“三个发射器中的两者为传导的且其中所述三个发射器中的至少一者为不传导的”这一核心特征。 |
| **技术特征D：并且中系统的信号传输状态基于流经发射器的电流的极性**<br>《直接公开》 | [0033] "FIG. 4 shows the six symbols that can be transmitted using that configuration of resistors, namely: a current flow from node P1 to node P2 via resistors 22 and 23; a current flow from node P1 to node P3 via resistors 22 and 24; a current flow from node P2 to node P3 via resistors 23 and 24; a current flow from node P2 to node P1 via resistors 23 and 22; a current flow from node P3 to node P1 via resistors 24 and 22; and a current flow from node P3 to node P2 via resistors 24 and 23."<br>[0013] "In an alternative embodiment, one of the active signals is provided as a current of a first sense and the other active signal as a current of a second sense, the first and second sense being opposite to each other."<br>（翻译：[0033]：图4显示了使用该电阻配置可以传输的六个符号，即：电流从节点P1经由电阻22和23流向节点P2；电流从节点P1经由电阻22和24流向节点P3；电流从节点P2经由电阻23和24流向节点P3；电流从节点P2经由电阻23和22流向节点P1；电流从节点P3经由电阻24和22流向节点P1；以及电流从节点P3经由电阻24和23流向节点P2。[0013]：在另一个实施例中，一个活跃信号以第一方向的电流提供，另一个活跃信号以第二方向的电流提供，第一方向和第二方向彼此相反。） | 对比文件明确将不同的数据传输符号定义为在特定两个节点之间流动的电流方向（极性）。如图4和段落[0033]所示，六个符号完全由电流流经哪两个电阻（即哪两个节点/线路）以及电流的方向（例如从P1到P2与从P2到P1是不同的符号）来区分。段落[0013]也明确指出活跃信号是方向相反的电流。这直接公开了系统的信号传输状态是基于流经发射器（或更具体地说，流经终端电阻网络）的电流的极性。 |
| **技术特征E：且其中通过在每一时钟循环均迫使信号传输状态转变以及禁止信号传输状态之间的自转变而嵌入时钟信号**<br>《未公开》 | [0040] "Another use of a spare symbol is to replace the second of a repeated symbol to ensure that adjacent symbols are always different. These are useful for transmission links that require clock recovery at the receiver end since using such a "ditto" symbol D ensures an edge in the transmitted data. If a symbol S is repeated several times a sequence that can be transmitted is SDSD. If there is an extended period of invalid data edges in the data can be maintained by transmitting the invalid data symbol alternately with the ditto symbol."<br>（翻译：[0040]：备用符号的另一个用途是替换重复符号中的第二个，以确保相邻符号总是不同。这对于在接收端需要时钟恢复的传输链路很有用，因为使用这样的“同上”符号D可以确保传输数据中的边沿。如果一个符号S重复多次，可以传输的序列是SDSD。如果存在长时间的无数据，可以通过交替传输无效数据符号和“同上”符号来维持数据中的边沿。） | 目标专利的特征E要求在“每一时钟循环”都强制状态转变并禁止自转变，从而在数据流中嵌入时钟信号。对比文件在段落[0040]提到了使用“同上”（ditto）符号来避免重复符号，以确保相邻符号不同，这有利于接收端时钟恢复。然而，对比文件并未强制要求“每一时钟循环”都必须改变状态。它允许重复符号（如“SS”），只是指出可以用“D”来替换第二个“S”以创造边沿。这是一种可选的、用于辅助时钟恢复的编码策略，而非目标专利所要求的、作为系统固有工作方式的“在每一时钟循环均迫使信号传输状态转变”的强制性规则。因此，该特征未被对比文件直接或隐含公开。 |
| **技术特征F：其中每一发射器为三态装置**<br>《直接公开》 | [0047]-[0048] 描述了发射器27的运作：通过控制信号CPi和CNi，每个输出节点Pi（i=1,2,3...n）可以被驱动为高电平（对应PMOS导通，NMOS关断）、低电平（对应PMOS关断，NMOS导通）或中间电平/高阻态（对应PMOS和NMOS都关断）。例如，当CP1为低、CN2为高，而其他控制信号为无效电平时，P1被拉高，P2被拉低，其余节点（如P3）处于“the common mode voltage”（公共模式电压），即未被主动驱动的高阻态。<br>（翻译：[0047]-[0048]：描述了发射器27的运作...例如，当CP1为低且CN2为高（并且CP2和CPN为高，CN1和CNn为低）时；PMOS晶体管30和NMOS晶体管34将导通，其余晶体管关断。...输出39将被拉高（至1.4V），输出40将被拉低（至1.0V）。剩余的...输出...处于1.2V（公共模式电压）。） | 对比文件公开的发射器电路（图6）中，每个输出通道（对应一个发射器）由一对PMOS和NMOS晶体管组成。通过控制这对晶体管的栅极信号（CPi和CNi），每个输出可以呈现三种状态：1）输出高电平（PMOS导通，NMOS关断）；2）输出低电平（PMOS关断，NMOS导通）；3）输出为高阻态/公共模式电压（PMOS和NMOS均关断）。这与目标专利说明书（如[0020]段）中描述的发射器作为“三态装置”以及“在高阻抗状态下操作”完全一致。因此，该特征被直接公开。 |
| **技术特征G：其中数据编码器耦合到每一发射器**<br>《直接公开》 | [0046] "That transmitter consists of a data encoder 26, that takes the incoming data bits (Bu) and generates two sets of control signals (CP1 to CPn and CN1 to CNn), and a transmitter, indicated generally by the reference numeral 27, that takes the control signals and generates a set of outputs (P1 to Pn) for transmission."<br>[0047] "The gates of PMOS transistors 30 to 32 are connected to outputs CP1, CP2 and CPn of the data encoder 26 respectively and the gates of NMOS transistors 33 to 35 are connected to the outputs CN1, CN2 and CNn of the data encoder respectively."<br>（翻译：[0046]：该发射器包括一个数据编码器26，它接收输入数据位（Bu）并产生两组控制信号（CP1至CPn和CN1至CNn），以及一个通常由附图标记27指示的发射器，它接收控制信号并产生一组输出（P1至Pn）用于传输。[0047]：PMOS晶体管30至32的栅极分别连接到数据编码器26的输出CP1、CP2和CPn，NMOS晶体管33至35的栅极分别连接到数据编码器的输出CN1、CN2和CNn。） | 对比文件附图6和段落[0046]-[0047]清晰展示了数据编码器（26）生成的控制信号（CP1-CPn, CN1-CNn）直接连接到发射器（27）中每个发射通道（即每个PMOS和NMOS晶体管对）的栅极。这明确公开了数据编码器耦合到（即连接到并控制）每一个发射器。 |
| **技术特征H：其中所述发射线路具有Y终止**<br>《直接公开》 | [0033] "FIG. 4 shows resistors 22, 23 and 24 with a first terminal connected to nodes P1, P2 and P3 respectively and each having a second terminal connected to a common node Z."<br>[0047] "Second terminals of each of resistors 36 to 38 are held at 1.2 V (the common mode voltage)." （结合图6，电阻36-38的第二端连接在一起并接到公共电压1.2V）<br>（翻译：[0033]：图4显示了电阻22、23和24，其第一端分别连接到节点P1、P2和P3，并且每个电阻的第二端连接到一个公共节点Z。[0047]：电阻36至38中的每一个的第二端保持在1.2V（公共模式电压）。） | 对比文件中的接收端终止结构（图4）明确显示了三个电阻（22, 23, 24）一端分别连接三个传输线节点（P1, P2, P3），另一端全部连接到一个公共节点Z，这构成了典型的“Y终止”结构。在发射端（图6），虽然电阻36-38的第二端被偏置在公共电压（1.2V），但从电路连接形式上看，它们也是连接到一个公共电压点，实质上构成了Y型连接（所有电阻一端接各自线路，另一端接公共点）。本领域技术人员能够毫无疑义地认识到，这种所有线路通过电阻连接到公共点的结构就是“Y终止”。因此，该特征被直接公开。 |
| **技术特征I：其中所述发射线路具有共同模式终止**<br>《直接公开》 | [0047] "Second terminals of each of resistors 36 to 38 are held at 1.2 V (the common mode voltage)."<br>[0002] "The first and second resistors 7 and 8 meet at a node 9 held at 1.2 volts. That voltage is the common mode voltage level in the LVDS system." （虽然描述的是背景技术LVDS，但说明了“公共模式电压”的概念）<br>[0049] "Thus the symbol for transmission is indicated by the active outputs (the ones not at the common mode voltage) and the polarity of the active outputs..."<br>（翻译：[0047]：电阻36至38中的每一个的第二端保持在1.2V（公共模式电压）。[0002]：第一和第二电阻7和8在保持在1.2伏的节点9处相遇。该电压是LVDS系统中的公共模式电压电平。[0049]：因此，传输的符号由活跃输出（那些不在公共模式电压的输出）和活跃输出的极性来指示...） | 对比文件多次明确提及“公共模式电压”（common mode voltage）。在其实施例中，发射端电阻（36-38）的第二端被偏置在公共模式电压（1.2V）（见[0047]）。不活跃的线路输出即处于此公共模式电压（见[0049]）。这种将线路通过电阻终止到一个公共电压点的结构，其目的之一就是为信号提供一个公共参考电平，即实现“共同模式终止”。这与目标专利说明书[0018]-[0019]段及[0024]段描述的“共同模式Y终止”的作用和结构本质相同。因此，该特征被直接公开。 |
| **技术特征J：其中所述发射线路包含柔性电缆**<br>《未公开》 | 对比文件全文仅使用“conductors”（导体）、“transmission lines”（传输线）、“channels”（通道）等通用术语描述信号路径，例如[0046]中的“conductors 39 to 41”。没有提及“柔性电缆”（flexible cable）这一具体物理介质。 | 对比文件未对传输线路的物理材质或具体类型（如柔性电缆、双绞线、同轴电缆等）进行任何限定或描述。其关注的焦点是电气连接和信号编码方式。因此，对比文件没有公开“发射线路包含柔性电缆”这一具体技术特征。 |
| **技术特征K：其中所述发射线路中的至少两者包括双绞线**<br>《未公开》 | 对比文件全文仅使用“conductors”（导体）、“transmission lines”（传输线）、“channels”（通道）等通用术语描述信号路径。没有提及“双绞线”（twisted pair）这一具体物理介质。 | 对比文件未对传输线路的物理材质或具体类型（如双绞线）进行任何限定或描述。因此，对比文件没有公开“发射线路中的至少两者包括双绞线”这一具体技术特征。 |
| **技术特征L：其中所述发射线路包含三绞线**<br>《未公开》 | 对比文件全文仅使用“conductors”（导体）、“transmission lines”（传输线）、“channels”（通道）等通用术语描述信号路径。没有提及“三绞线”（twisted trio）这一具体物理介质。 | 对比文件未对传输线路的物理材质或具体类型（如三绞线）进行任何限定或描述。因此，对比文件没有公开“发射线路包含三绞线”这一具体技术特征。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<F>>><<<G>>><<<H>>><<<I>>>