**对比文件名称**：发明申请_US20140208067A1 VECTOR ELEMENT ROTATE AND INSERT UNDER MASK INSTRUCTION
**目标专利名称**：在SIMD架构中用于通道混洗的混洗器电路
**本次调用模型名称**：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用（译文） | 公开性论述 |
| **技术特征A：一种用于处理数据的装置，《直接公开》** | [0040] 每个向量寄存器包含一个向量操作数，其具有一个或多个元素... [0041] 一个计算环境100包括，例如，一个处理器102（例如，中央处理单元），一个内存104（例如，主内存）... [0053] 向量指令是单指令多数据（SIMD）指令。 | 对比文件明确公开了一种计算环境（装置），其中包含处理器和向量寄存器，用于执行向量/SIMD指令以处理数据。该装置在对比文件中用于执行向量操作（包括旋转和插入），与目标专利中用于处理数据的装置所起的作用相同。因此，本领域技术人员能毫无疑义地得出对比文件公开了“一种用于处理数据的装置”。 |
| **技术特征B：所述装置包括： 多个处理通道，所述处理通道中的每一个包括用以处理所述数据的电路，其中所述处理通道是以单指令多数据SIMD结构配置；《隐含公开》** | [0040] 向量寄存器保存由单指令多数据（SIMD）指令（包括向量指令）执行的向量处理的数据。 [0053] 本文所述的每个指令是使用一个或多个向量寄存器（本文中也称为向量）的单指令多数据（SIMD）指令。 | 对比文件明确公开了使用向量寄存器执行SIMD指令。在SIMD架构中，本领域技术人员公知，每个向量元素通常由一个处理通道（或称SIMD通道）处理，这些通道并行执行同一指令但操作不同数据。每个处理通道必然包含诸如ALU（算术逻辑单元）之类的电路来处理其对应的数据。对比文件虽然没有明确使用“处理通道”一词，但公开了SIMD结构及向量元素，本领域技术人员根据SIMD架构的常识，可以合理且直接地推断出存在多个处理通道，每个通道包含处理数据的电路。因此，该技术特征被隐含公开。 |
| **技术特征C：以及混洗器电路，其经配置以： 从所述处理通道的源子组接收数据；《隐含公开》** | [0159] 在向量元素旋转和在掩码下插入指令的一个实施例的执行中，第二操作数的每个元素向左旋转由第四操作数指定的位数。 | 对比文件描述了“第二操作数”的每个元素被旋转。在SIMD上下文中，“第二操作数”来源于向量寄存器，该寄存器存储了来自多个处理通道的数据。目标专利的“源子组”指的是少于总数的一组处理通道。对比文件的操作虽然可能作用于整个向量（所有元素），但其原理是从源（第二操作数）获取数据。本领域技术人员可以理解，为了实现特定的数据重排（如旋转），需要从一组源位置（可对应处理通道的某个子集）获取数据。虽然对比文件未明确限定每次操作只从“子组”取数，但获取源数据的概念是固有的。结合说明书[0159]段，该操作是执行指令（VERIM）的一部分，因此可以合理推断出存在从源（可视为子组）接收数据的电路或逻辑。 |
| **技术特征D：响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从所述处理通道的所述源子组接收的所述数据重排序；《直接公开》** | [0156] 根据一个方面的又一指令是向量元素旋转和在掩码下插入（VERIM）指令... [0159] 每个元素向左旋转由第四操作数指定的位数。从元素最左位位置移出的每个位重新进入元素的最右位位置。 | 对比文件明确公开了VERIM指令（即目标专利中的“指令”），该指令指示对第二操作数（源数据）的元素执行旋转操作。旋转操作是一种明确的数据重排序形式，改变了元素内位的顺序。这直接对应于目标专利中“响应于指令...将数据重排序”。虽然对比文件的旋转是在元素内部进行，而目标专利的混洗可能涉及通道间数据移动，但“重排序”这一上位概念包含了旋转。该特征在对比文件中为解决数据位操作问题所起的作用（旋转数据位）与在目标专利中为解决通道间数据混洗问题所起的作用（重排数据）在“数据重排”这一核心功能上是相同的。因此被直接公开。 |
| **技术特征E：以及将经重排序数据分别输出到全部所述处理通道，《未公开》** | [0159] ...对于第三操作数中为1的每个位，第二操作数中旋转元素的对应位替换第一操作数中的对应位。对于第三操作数中为零的每个位，第一操作数的对应位保持不变。 | 对比文件描述了将旋转后的数据（经重排序数据）根据掩码（第三操作数）选择性地合并或替换到“第一操作数”中。第一操作数是一个向量寄存器。该操作是将结果写入一个目标寄存器，而非“分别输出到全部所述处理通道”。目标专利的“输出到全部处理通道”特指混洗器电路将数据广播到所有通道，然后由后续电路决定哪些通道存储。对比文件没有公开这种将数据广播到所有处理通道（或对应的所有目标位置）的架构或步骤。 |
| **技术特征F：其中所述处理通道的目的地子组将所述经重排序数据存储于对应寄存器中，《未公开》** | [0159] ...对于第三操作数中为1的每个位，第二操作数中旋转元素的对应位替换第一操作数中的对应位。 | 对比文件公开了将结果存储到“第一操作数”对应的寄存器中。但“第一操作数”是一个完整的向量寄存器，并非“处理通道的目的地子组”。目标专利的“目的地子组”强调只有一部分处理通道（子组）会实际存储数据，这是其分段混洗、节约硬件资源的关键。对比文件的操作是基于掩码的位级替换，掩码为1的位被新值替换，掩码为0的位保留原值，但这发生在同一个目标寄存器内，不涉及选择不同的处理通道子集来存储整个数据值。因此，该特征未被公开。 |
| **技术特征G：且其中除所述处理通道的所述目的地子组外的所述处理通道丢弃所述接收的经重排序数据。《未公开》** | [0159] ...对于第三操作数中为零的每个位，第一操作数的对应位保持不变。 | 如特征F所述，对比文件是基于掩码选择更新目标寄存器的特定位，未更新的位保持原值，这不同于“丢弃”接收的数据。目标专利的“丢弃”是指处理通道不存储其接收到的广播数据，这是一个通道级的行为。对比文件未描述这种通道级的选择性丢弃机制。 |
| **技术特征H：控制器电路，其经配置以允许所述处理通道的所述目的地子组的所述对应寄存器存储所述经重排序数据。《未公开》** | 未发现相关描述。 | 对比文件未提及任何专门用于允许特定处理通道子组的寄存器存储数据的“控制器电路”。指令的执行由处理器控制逻辑管理，但该逻辑并未被描述为具有目标专利中所述的、基于偏移和排组/通道标识来动态启用特定寄存器存储的功能。 |
| **技术特征I：其中所述处理通道分组为多个排组...所述控制器电路经配置以基于偏移确定...排组标识...通道标识...且...允许...存储所述经重排序数据。《未公开》** | [0159] 第四操作数是...无符号二进制整数，指定旋转第二操作数中每个元素的位数。如果该值大于指定元素大小中的位数，则该值以元素中的位数为模减少。 | 对比文件提到了“偏移”（第四操作数指定旋转位数），但未提及将处理通道分组为“排组”的概念，也没有描述任何基于偏移来确定“排组标识”和“通道标识”，并据此控制寄存器存储的逻辑或电路。这是目标专利实现分段混洗的核心控制机制，在对比文件中完全没有对应。 |
| **技术特征J：其中所述处理通道分组为多个排组...其中为了从所述源子组接收数据，所述混洗器电路经配置以从仅一个排组接收数据，且其中为了输出所述经重排序数据，所述混洗器电路输出的所述经重排序数据输出到所述排组中的每一个。《未公开》** | 未发现相关描述。 | 对比文件未提及“排组”的概念，更没有描述混洗器电路每次仅从一个排组接收数据，并将输出广播到所有排组的具体互连架构。这是目标专利窄宽混洗器实现分段操作的关键硬件布置，在对比文件中未被公开。 |
| **技术特征K：其中所述混洗器电路经配置以基于由所述指令界定的偏移将所述数据重排序。《直接公开》** | [0159] ...每个元素向左旋转由第四操作数指定的位数。...第四操作数是...无符号二进制整数，指定旋转第二操作数中每个元素的位数。 | 对比文件明确公开了基于指令中第四操作数（即“偏移”）来执行数据旋转（即一种重排序）。该偏移由指令界定，并直接用于控制重排序（旋转）的量。这与目标专利中混洗器基于指令界定的偏移进行重排序的作用完全相同。因此被直接公开。 |
| **技术特征L：其中所述混洗器电路经配置以：从所述处理通道的连续源子组接收数据；响应于指示所述处理通道中的每一个将数据输出到所述处理通道中的另一个的所述指令而将从所述处理通道的所述连续源子组接收的所述数据重排序；以及将所述经重排序数据输出到所述处理通道，其中所述处理通道的连续目的地子组将所述经重排序数据存储于对应寄存器中。《未公开》** | 未发现相关描述。 | 对比文件描述了对整个向量寄存器执行一次VERIM指令操作，产生一个结果向量。它没有公开通过多次迭代（针对连续源子组）来完成一个全局混洗操作，也没有“连续目的地子组”依次存储结果的概念。目标专利的这一特征描述了其分段混洗的完整迭代过程，在对比文件中没有对应。 |
| **技术特征M：其中所述处理通道分组为多个排组...所述装置进一步包括：多路复用器，其耦合到所述排组中的每一个和所述混洗器电路的输入接口；控制器电路，其经配置以经由所述多路复用器将...排组选择性耦合到所述混洗器电路；以及多路分用器...将所述经重排序数据广播到所述排组。《未公开》** | 未发现相关描述。 | 对比文件完全没有描述目标专利中这种具体的硬件互连结构，包括连接排组与混洗器电路的多路复用器（MUX）、用于选择性耦合的控制，以及将输出广播到所有排组的多路分用器（DEMUX）。这些是目标专利实现其窄宽混洗器架构的具体电路组件和连接方式，在对比文件中未被公开。 |
| **技术特征N：其中为了接收数据，所述混洗器电路经配置以接收用于处理通道的所述源子组的每一处理通道的完整标量或向量值，其中为了将所述数据重排序，所述混洗器电路经配置以将从处理通道的所述源子组的每一处理通道接收的所述完整标量或向量值重排序，且其中为了输出所述经重排序数据，所述混洗器电路经配置以将所述经重排序数据的所述完整标量或向量值输出到所述处理通道。《隐含公开》** | [0159] 每个元素向左旋转由第四操作数指定的位数。...对于第三操作数中为1的每个位，第二操作数中旋转元素的对应位替换第一操作数中的对应位。 | 对比文件描述了对“元素”进行操作。在向量处理中，一个元素通常对应一个完整的标量数据值（例如，一个字节、半字、字或双字）。VERIM指令旋转的是整个元素内的所有位，然后基于掩码将旋转后的整个元素值（的某些位）输出到目标。这隐含了操作对象是完整的标量/向量值。虽然目标专利强调“完整标量或向量值”以区别于子字节操作，但本领域技术人员从对比文件对“元素”进行旋转和位替换的描述中，可以合理推断出所处理的是每个通道对应的完整数据值。因此，该特征被隐含公开。 |
| **技术特征O：其进一步包括图形处理单元GPU，其中所述GPU包括所述多个处理通道。《未公开》** | 未发现相关描述。 | 对比文件通篇描述的是通用处理器（如z/Architecture, Power, Intel处理器）中的向量处理设施和指令，并未提及图形处理单元（GPU）。因此，该特征未被公开。 |
| **技术特征P：其中所述装置包括以下各项中的一者：集成电路；微处理器；或无线通信装置。《隐含公开》** | [0041] ...计算环境100包括，例如，一个处理器102（例如，中央处理单元）... [0206] 输入/输出或I/O设备...网络适配器也可以耦合到系统... | 对比文件描述的计算环境包含处理器，处理器可以是集成电路或微处理器。此外，其提到了网络适配器，可用于无线通信装置。本领域技术人员可以理解，实现所述向量处理功能的装置可以以集成电路、微处理器或集成此类处理器的无线通信装置的形式体现。因此，该特征被隐含公开。 |
<<<A>>><<<D>>><<<K>>><<<b>>><<<c>>><<<n>>><<<p>>>